Re: [問題] verilog 程式問題...

看板Electronics作者 (PP)時間18年前 (2007/10/29 07:49), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串2/4 (看更多)
囧.... 我還是找不到問題.... 但是我發現了...好像不是程式碼的問題.... 我sim我之前寫的練習... 一樣會跑出...# ** Error: (vsim-3601) Iteration limit reached at time 0 ns. 所以不知道是不小心設定到啥了.... 所以想問一下有沒有什麼設定沒設定好的話會出現這個訊習的?? 還是先謝謝大家了 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.104.159.249
‣ 更多 peter921 的文章
文章代碼(AID): #179H_x_3 (Electronics)
‣ 更多 peter921 的文章
文章代碼(AID): #179H_x_3 (Electronics)