[問題] vhdl or verilog程式
y(n) /2= 0.9475*y(n-1)-0.4525* y(n-2)+ 0.0012875*x(n)+ 0.002425*x(n-1)+
0.0012875*x(n-2)
若將上式之參數轉換成16位元整數(Q15格式)時，形成下式：
y(n) /2= 31048*y(n-1)-14828* y(n-2)+42*x(n)+ 80*x(n-1)+42*x(n-2)
■ 輸入信號：x(n)為步級輸入其值為0.5；轉換成16位元整數(Q15格式)，
x(n)=16384。
■ 以VHDL or VERILOG 模擬此結果, 以求y(n) = ?
是想請問各位高手～如果題目已經指定其每一變數的大小
那我還需要在程式中宣告其邊界值嗎？
多謝各位
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.117.192.12
※ 編輯: tcsong 來自: 140.117.192.12 (10/18 15:45)
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 2 篇)：