看板 [ Electronics ]
討論串[問題] vhdl or verilog程式
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] vhdl or verilog程式
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者sasako (微笑待人)時間18年前 (2007/10/20 23:06), 編輯資訊
0
0
0
內容預覽:
請問邊界值是啥？. 你算式係數化成整數，為什麼y(n)/2 沒有跟著乘. 這樣子最後算出來的答案一定會有問題呀.... 而且當係數化成整數之後，x(n)就用0.5輸入. ，應該還要做個map到0 or 1的動作，不是去. 乘以那個(你所謂很大的數字 2^15???). 這是個filter吧!!!.
(還有37個字)
#1
[問題] vhdl or verilog程式
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者tcsong (努力學習)時間18年前 (2007/10/18 15:43), 編輯資訊
0
0
0
內容預覽:
y(n) /2= 0.9475*y(n-1)-0.4525* y(n-2)+ 0.0012875*x(n)+ 0.002425*x(n-1)+. 0.0012875*x(n-2). 若將上式之參數轉換成16位元整數(Q15格式)時，形成下式：. y(n) /2= 31048*y(n-1)-14828
(還有141個字)
首頁
上一頁
1
下一頁
尾頁