[問題] layout的N-well & P-well相關問題
大家好!!!
小弟有些關於layout時P-well與N-well的問題想跟大家請教一下
雖然之前有問過了 但還是希望能讓自己觀念的清楚一些!!
====================================================
LATI. 2 {@ N-well PICK-UP to PMOS max space < 20um
PASD NOT NPKUP
}
LATI. 3 {@ P-well PICK-UP to NMOS max space < 20um
NASD NOT PPKUP
}
====================================================
第一個的意思是是要在N-well內要將Vdd打至OD(Diffusion)並用"NIMP"包起來
且要跟PIMP包起來的PMOS距離小於20um 是這個意思嗎？
第二個的意思是只要在P-well內要將Gnd打至OD(Diffusion)並用"PIMP"包起來
且鰾跟NIMP包起來的NMOS距離小於20um 是這個意思嗎？
另外 還有個問題... N-well我清楚它的範圍 但是P-well是指???
還有NIMP跟PIMP到底是指什麼啊@@?
我只知PMOS跟Gnd要用PIMP NMOS跟Vdd要用NIMP 然而為什麼要這樣用呢?
應該有物理意義吧?
不好意思 因為我是自學 所以上來請教各位前輩
希望為小弟解惑 謝謝!!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.120.13.224
推
10/01 18:04, , 1F
10/01 18:04, 1F
推
10/01 20:27, , 2F
10/01 20:27, 2F
→
10/02 01:11, , 3F
10/02 01:11, 3F
→
10/02 01:24, , 4F
10/02 01:24, 4F
推
10/02 12:34, , 5F
10/02 12:34, 5F
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 2 篇)：