Re: [問題] verilog關於memory compile

看板Electronics作者bakerly (bakerly)時間18年前 (2007/09/03 19:05)推噓2(2推 0噓 4→)

留言6則, 2人參與討論串3/3 (看更多)

※ 引述《sasako (smile~^^)》之銘言： : ◆ From: 220.132.144.169 : 推 luckyBF:chip_enable ?? 09/03 17:32 : 那在請問一下 : 這條線應該是active low.. : 我應該是只有在對memory access時，才會設成0 : 其他都是1 : 這樣對嗎??? : 因為我以前不知道這是幹嘛的，都直接assign給他0.. 照常見的命名法則 CEn應該是low active, CE才會是high actice, 如果你bus上只有一個memory而且又不考慮power consumption 的話一直給他接定值沒差如果bus上有超過一個的memory時就要靠他來active 你真正要用的memory -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.66.222.12

推

sasako

09/03 19:10, , 1^F

09/03 19:10, 1^F

→

sasako

09/03 19:10, , 2^F

09/03 19:10, 2^F

→

sasako

09/03 19:12, , 3^F

09/03 19:12, 3^F