看板 [ Electronics ]
討論串[問題] verilog關於memory compile
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] verilog關於memory compile
推噓2(2推 0噓 4→)留言6則，0人參與, 最新作者bakerly (bakerly)時間18年前 (2007/09/03 19:05), 編輯資訊
0
0
0
內容預覽:
照常見的命名法則. CEn應該是low active, CE才會是high actice,. 如果你bus上只有一個memory而且又不考慮power consumption. 的話一直給他接定值沒差. 如果bus上有超過一個的memory時. 就要靠他來active 你真正要用的memory. -
#2
Re: [問題] verilog關於memory compile
推噓2(2推 0噓 2→)留言4則，0人參與, 最新作者sasako (smile~^^)時間18年前 (2007/09/03 17:44), 編輯資訊
0
0
0
內容預覽:
◆ From: 220.132.144.169. 那在請問一下. 這條線應該是active low... 我應該是只有在對memory access時，才會設成0. 其他都是1. 這樣對嗎???. 因為我以前不知道這是幹嘛的，都直接assign給他0... --. ※ 發信站: 批踢踢實業坊(ptt
#1
[問題] verilog關於memory compile
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者sasako (smile~^^)時間18年前 (2007/09/03 16:40), 編輯資訊
0
0
0
內容預覽:
請問一下. 裡面有一條cen這條線. 是在幹嘛的呀???. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 220.132.144.169.
首頁
上一頁
1
下一頁
尾頁