Re: [問題] CPLD在POWER ON問題
※ 引述《CuckooBoy (阿書)》之銘言：
: 推 MasterChang:C的電荷直接跑到地沒有關係，一般8051的書的接法都是 05/23 13:52
: → MasterChang:這樣，接C是因為51的Reset從Low->High需要幾個ms穩定 05/23 13:53
: → MasterChang:像PIC是連電容都可以不用接，因為內部有自己的重置機 05/23 13:54
: → MasterChang:制。也跟acelp講的有關係。acelp講的reset時序拉長是 05/23 13:55
: → MasterChang:指內部信號，不是外面如何把Reset轉態時間拉長，這是 05/23 13:56
: → MasterChang:兩馬子的事情。 05/23 13:57
: 推 CuckooBoy:R我用1K,C用10u還是會出現那個現象 我該如何解決y 05/23 14:26
: → CuckooBoy:三態閘好像沒辦法解決那個現象 05/23 14:27
: 推 luckyBF:再往LED方向的電壓源加個限流的R不知道有沒有用吼XD 05/23 15:52
1.我講的不是三態閘(tri-state buffer)是三態拴鎖(3-state latch)
讓latch在邊緣觸發(確實的從L->H或H->L)，比如拴鎖致能是Low那就
是邊緣觸發且為Low(負緣觸發)時才有輸出，上電初始狀態就是Z (高
阻抗)
2.acelp兄講的應該是內部reset信號拉長，不是外部的。你調RC沒有用
是正常的，你可以參考PIC在上電時的內部控制作法。
3.會LED會閃是邏輯不穩定，要嘛如acelp講的，先讓他成為input。或
是接個上拉電阻讓位準確實在High。
4.LED加限流電阻本來就是一般常識。CuckooBoy要是沒加就應該要打屁
屁了。
我用Altera的CPLD從Max7000S到MAXII都用過，也做過十幾個相關的case
也沒遇過你的問題。應該是你的HDL寫的有問題。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.132.23.74
※ 編輯: MasterChang 來自: 140.132.23.74 (05/23 17:08)
推
05/23 18:00, , 1F
05/23 18:00, 1F
→
05/23 18:00, , 2F
05/23 18:00, 2F
→
05/23 18:01, , 3F
05/23 18:01, 3F
→
05/23 22:35, , 4F
05/23 22:35, 4F
討論串 (同標題文章)
以下文章回應了本文 (最舊先)：
完整討論串 (本文為第 5 之 8 篇)：