Re: [問題] VHDL的問題

看板Electronics作者Maddulin (what else do u focus?)時間19年前 (2007/03/30 21:40)推噓4(4推 0噓 1→)

留言5則, 2人參與討論串1/3 (看更多)

※ 引述《CuckooBoy (阿書)》之銘言： : 今天有一個人問我一個問題,在這邊提出來跟大家討論看看.... : 這樣的counter邏輯電路有辦法實現嗎? : __ __ : clk ↑↓__↑↓__ ..... : _____________ : count 1|2 |3 |4 ...... : 也就是一個clk週期,counter可以數兩次,不行2 ,4, 6...這樣數喔!只能1,2,3...這樣數! : 另一種說法就是......上緣/下緣觸發,counter都計數 posedge clk: a_counter negedge clk: b_counter counter = a_counter+b_counter 可不可以? : 我覺得......沒辦法實現... : 不知道這樣說對嗎? : counter是有記憶功能,所以用到正反器,正反器不能接兩個觸發源或者說是兩個時脈 : 所以沒辦法同時做rising或falling的觸發,所以這種功能無法實現! : 如果大家有不同看法,可以說出你的看法! : 如果你覺得可以實現.... : 可以寫出vhdl或verilog的程式,可以分享一下給大家參考! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.141.96.203

推

CuckooBoy

03/30 21:45, , 1^F

03/30 21:45, 1^F

→

CuckooBoy

03/30 21:46, , 2^F

03/30 21:46, 2^F

推

Maddulin

03/30 21:47, , 3^F

03/30 21:47, 3^F