看板 [ Electronics ]
討論串[問題] VHDL的問題
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
[問題] VHDL的問題
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者heymei0421 (heymei)時間14年前 (2011/05/19 23:15), 編輯資訊
0
0
0
內容預覽:
大家好:). 最近在學校的專題遇到一些問題. 目標是 做出counter並且在七段顯示器上能跑出0~5. 而我是用VHDL來寫. 我的方法是 寫出四個T型正反器 並讓每一個正反器輸出1個bit. 這樣就可以達到counter的目標. 可是我想要寫出7447的解碼功能就卡住了. 我的想法是 用if來寫
(還有119個字)
#2
Re: [問題] VHDL的問題
推噓3(3推 0噓 2→)留言5則，0人參與, 最新作者luckyBF (你若有錢~劉+0~嘛系你ㄟ)時間19年前 (2007/03/31 00:30), 編輯資訊
0
0
0
內容預覽:
有個想法~~. 但還沒試過~~~有空再試試好了!!!. =======================. 做兩個計數器~~. 一個是上數1、3、5、7~~叫counter A~~. 一個是上數0、2、4、6~~叫counter B~~. counter A跟B 都是用clk的正緣(或負緣無所謂)觸發
(還有396個字)
#1
Re: [問題] VHDL的問題
推噓4(4推 0噓 1→)留言5則，0人參與, 最新作者Maddulin (what else do u focus?)時間19年前 (2007/03/30 21:40), 編輯資訊
0
0
0
內容預覽:
posedge clk: a_counter. negedge clk: b_counter. counter = a_counter+b_counter. 可不可以?. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 220.141.96.203.
首頁
上一頁
1
下一頁
尾頁