
Re: [問題] CMFB stability 的問題

: 上圖為我用在 Fully-Differential OPAmp 的 CMFB
: Vb1 為從 Bias circuit 拉過來的偏壓點.
: Vcm 就是 analog ground (0.5*VDD).
: Vout,p and Vout,n 分別為 Fully-Differential OPAmp 的正、負輸出端.
: opbias 則是拉到 OPAmp 的某個偏壓點,讓那點不會飄掉而影響到 OPAmp.
: 我有幾個問題想問問板友...XD
: (1)R1,R2,C1 and C2 的值要怎麼估?
R1,R2的值不能太小,要大到還能使op有足夠的gain
這點不容易,CMOPS op都是transconductance type
output的阻抗都很大,所以這樣的接法通常只是拿來簡化
switch cap電路以方便計算或模擬的
C1,C2當然是越小越好,通常若是SC電路的話
就讓cut-off比clock小幾個order就可以了吧
: (2)CMFB 要怎麼看它的 stability? 用spice要怎麼測啊? orz
我都是打一個Common mode的step response
看整個loop如何stablized,看看ripple會不會太多
spectre可以跑PSS直接知道PM等參數
不過通常沒必要那麼麻煩
: (3)CMFB 的 loop gain 很重要嗎? 用spice要怎麼測啊? orz
loop gain不夠大,你的CM voltage就會不準
尤其在不同corner下會很嚴重
loop gain要怎麼測喔...
把close loop打破然後去抓AC吧...
: (4)為何要加 C ? 如果只用 R 而不加 C 可行嗎?
well,不加C的話output高頻的信號就會直接inject進入
偏壓電路,除了增加noise外
如果CMFB補償不好的話,就會震盪
: (5)如何決定 opbias 這點的電壓?
這點電壓通常是連到op當作電流源的偏壓
要多少就要看你feedback的強度而定
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.228.240.38
※ 編輯: invalid 來自: 61.228.240.38 (03/24 10:51)
推
03/24 11:07, , 1F
03/24 11:07, 1F
→
03/24 11:08, , 2F
03/24 11:08, 2F
→
03/24 11:09, , 3F
03/24 11:09, 3F
→
03/24 11:09, , 4F
03/24 11:09, 4F
→
03/24 11:10, , 5F
03/24 11:10, 5F
推
03/24 16:19, , 6F
03/24 16:19, 6F
→
03/24 16:21, , 7F
03/24 16:21, 7F
→
03/24 16:22, , 8F
03/24 16:22, 8F
→
03/24 16:22, , 9F
03/24 16:22, 9F
推
03/24 20:38, , 10F
03/24 20:38, 10F
討論串 (同標題文章)