Re: [請益] Verilog-A與Cadence圖形介面的HSPICE
看起來像是不能夠同時使用兩者?
(hspiceS是第一次看到，AMS之類的應該是由spectreS弄才對)
據我所知(不知道最新版有沒有改善)
spectre對hspice的支援一直都不太好
我頂多拿小電路來跑PSS之類的東西
如果不是非圖形介面不可的話
我大力推薦使用eldo
Hspice+verilog/vhdl (even AMS)都沒遇過什麼問題
waveviewer又漂亮(看起來是java寫的)
用久了還是覺得打netlist比較有設計的感覺
※ 引述《pow (體脂肪35%)》之銘言：
: 大家好
: 有人使用過[Cadence的圖形介面with HSPICE]+[Verilog-A behavior model]這個組合嗎?
: 我的Verilog-A是使用Cadence附的ahdlLib
: 可是怎麼弄 就是沒辦法產生netlist
: error message 如下
: *Error* ERROR DETECTED IN NETLISTING, netlist bypass flag set.
: *Error* Netlist type "text.ahdl" not handled by hspiceS
: component : not_gate
: named : /I566
: in cellview : test/schematic
: of library : test
: *Error* artIsCallablep: argument #1 should be either a string or a symbol
: (type template = "S") - nil
: 我使用[Cadence的圖形介面with Spectre]+[Verilog-A behavior model]
: 還有[手寫netlist的HPICE]+[Verilog-A behavior model]
: 都沒遇過問題...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.228.240.38
→
03/25 12:03, , 1F
03/25 12:03, 1F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 3 之 3 篇)：