看板 [ Electronics ]
討論串[請益] Verilog-A與Cadence圖形介面的HSPICE
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [請益] Verilog-A與Cadence圖形介面的HSPICE
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者invalid (everlasting)時間19年前 (2007/03/23 17:14), 編輯資訊
0
0
0
內容預覽:
看起來像是不能夠同時使用兩者?. (hspiceS是第一次看到，AMS之類的應該是由spectreS弄才對). 據我所知(不知道最新版有沒有改善). spectre對hspice的支援一直都不太好. 我頂多拿小電路來跑PSS之類的東西. 如果不是非圖形介面不可的話. 我大力推薦使用eldo. Hsp
#2
Re: [請益] Verilog-A與Cadence圖形介面的HSPICE
推噓4(4推 0噓 4→)留言8則，0人參與, 最新作者chenchenkuo (關鍵的這一年)時間19年前 (2007/03/23 02:19), 編輯資訊
0
0
0
內容預覽:
GUI介面HSPICE + Verilog-A要用Spectre來跑. PC版HSPICE 2006的可以做co-sim. 不過你說[手寫netlist的HPICE]+[Verilog-A behavior model]可以跑. 請問你是怎麼用的?. CIC的HSPICE有更新? 還是我哪邊弄錯.
#1
[請益] Verilog-A與Cadence圖形介面的HSPICE
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者pow (體脂肪35%)時間19年前 (2007/03/22 22:10), 編輯資訊
0
0
0
內容預覽:
大家好. 有人使用過[Cadence的圖形介面with HSPICE]+[Verilog-A behavior model]這個組合嗎?我的Verilog-A是使用Cadence附的ahdlLib. 可是怎麼弄 就是沒辦法產生netlist. error message 如下. *Error* ER
(還有327個字)
首頁
上一頁
1
下一頁
尾頁