Re: [請益] Verilog中多工器的寫法!!
※ 引述《guavaate (不得不向現實低頭)》之銘言：
: 通常在寫多工器時候~
: 都會使用case的方式撰寫
: 如果今天要寫一個32 to 1的多工器~
: 那不就要寫32個case @_@
: 但是~不知道有沒有比較有效的寫法呢??
其實寫法越簡單..
反而會想要合出你想要的電路，其實用copy paste也不錯呀！
雖然會寫一長串，但是並不會影響你debug，當然合出的電路
也不會因為你有效的寫法而變快...
有時我覺得就寫32個case也沒啥什麼不好，除非你有些case做
的事情一樣，就可以寫在一起...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.25.119
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：