看板 [ Electronics ]
討論串[請益] Verilog中多工器的寫法!!
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [請益] Verilog中多工器的寫法!!
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者sasako (smile~^^)時間19年前 (2007/01/29 18:39), 編輯資訊
0
0
0
內容預覽:
其實寫法越簡單... 反而會想要合出你想要的電路，其實用copy paste也不錯呀！. 雖然會寫一長串，但是並不會影響你debug，當然合出的電路. 也不會因為你有效的寫法而變快.... 有時我覺得就寫32個case也沒啥什麼不好，除非你有些case做. 的事情一樣，就可以寫在一起.... --.
#1
[請益] Verilog中多工器的寫法!!
推噓4(4推 0噓 2→)留言6則，0人參與, 最新作者guavaate (不得不向現實低頭)時間19年前 (2007/01/28 01:15), 編輯資訊
0
0
0
內容預覽:
通常在寫多工器時候~. 都會使用case的方式撰寫. 如果今天要寫一個32 to 1的多工器~. 那不就要寫32個case @_@. 但是~不知道有沒有比較有效的寫法呢??. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 140.116.216.43.
首頁
上一頁
1
下一頁
尾頁