[請教] 碩一新生想自學verilog 推薦書?
我的背景是碩士新生 寫過VHDL 沒有很熟 但是複習起來應該不會太久
邏輯概念就大學教過的程度
因為未來的需要想要先自修verilog
在書局看到鄭信源的書 儒林出版的 不知道是否適合新手自行閱讀?
還有看到另一本外國人寫的翻譯書 忘記名字了 譯者好像為沈樹群
不知道有沒有更適合新手的書? 請板上的人幫忙推薦 :)
--
夫兵者不祥之器物或惡之故有道者不處君子居則貴左用兵則貴右兵者不祥之器非君子
之器不得已而用之恬淡為上勝而不美而美之者是樂殺人夫樂殺人者則不可得志於天下
矣吉事尚左凶事尚右偏將軍居左上將軍居右言以喪禮處之殺人之眾以哀悲泣之戰勝以
喪禮處之道常無名樸雖小天下莫能臣侯王若能守之萬物將自賓天地相合以降甘露民莫
之令而自均始制有名名亦既有夫亦將知止知止可以不fallener.Dorm6.NCTU.edu.tw海
推
10/31 09:32, , 1F
10/31 09:32, 1F
推
10/31 09:50, , 2F
10/31 09:50, 2F
→
10/31 09:51, , 3F
10/31 09:51, 3F
→
10/31 09:52, , 4F
10/31 09:52, 4F
→
10/31 09:53, , 5F
10/31 09:53, 5F
討論串 (同標題文章)
完整討論串 (本文為第 1 之 2 篇)：