看板 [ Electronics ]
討論串[請教] 碩一新生想自學verilog 推薦書?
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [請教] 碩一新生想自學verilog 推薦書?
推噓2(2推 0噓 0→)留言2則，0人參與, 最新作者jentan.時間19年前 (2006/11/06 11:32), 編輯資訊
0
0
0
內容預覽:
※ 引述《fallener.bbs@bbs.wretch.cc》之銘言：. > 我的背景是碩士新生 寫過VHDL 沒有很熟 但是複習起來應該不會太久. > 邏輯概念就大學教過的程度. > 因為未來的需要想要先自修verilog. > 在書局看到鄭信源的書 儒林出版的 不知道是否適合新手自行閱讀?.
(還有56個字)
#1
[請教] 碩一新生想自學verilog 推薦書?
推噓2(2推 0噓 3→)留言5則，0人參與, 最新作者fallener.時間19年前 (2006/10/31 02:01), 編輯資訊
0
0
0
內容預覽:
我的背景是碩士新生 寫過VHDL 沒有很熟 但是複習起來應該不會太久. 邏輯概念就大學教過的程度. 因為未來的需要想要先自修verilog. 在書局看到鄭信源的書 儒林出版的 不知道是否適合新手自行閱讀?. 還有看到另一本外國人寫的翻譯書 忘記名字了 譯者好像為沈樹群. 不知道有沒有更適合新手的書?
(還有75個字)
首頁
上一頁
1
下一頁
尾頁