Re: [請益] [IC設計]PrimeTime : Startpoint & End …
由於最近一項研究需要使用PrimeTime且碰到了一些瓶頸，
不知可否請教板上諸位，給我些建議呢？
我希望得到的資訊非常單純，即得到circuit中每個pin的arrival window，
arrival window即該pin在一個cycle中，
最早switching和最晚switching兩個時間點所圍成的範圍，也稱做switching window。
我讀manual發現，PT內建pin的attribute中，就有此資訊(arrival_window)，
可是我跑了script之後，arrival_window此項欄位都是空的。
附上我執行的script，
set search_path [list .]
set link_path [list {*} CCU18mt1.db]
read_verilog ../GTL/C0432_g.v
current_design C432
link
read_parasitics -keep_capacitive_coupling C432.spef
set si_enable_analysis TRUE
set_operating_conditions -analysis_type on_chip_variation
set_input_transition 0.5 [all_inputs]
set_load 0.03943 [all_outputs]
set_input_delay 0 [all_inputs]
set_output_delay 0 [all_outputs]
set_max_delay 2.25 -from [all_inputs] -to [all_outputs]
report_timing
set si_xtalk_reselect_critical_path false
set si_xtalk_reselect_min_mode_slack 0
set si_xtalk_reselect_max_mode_slack 0
report_timing
懇請賜教，感激不盡，謝謝！
※ 編輯: Horus18 來自: 140.114.75.234 (08/23 13:28)
討論串 (同標題文章)