Re: [請益] [IC設計]PrimeTime : Startpoint & End …
※ 引述《wildwolf.bbs@cad1.ee.nctu.edu.tw (可愛的哲哲)》之銘言：
: 【 在 ptta.bbs@ptt.cc (ptta) 的大作中提到: 】
: : 請問各位，我用Synopsys PrimeTime跑STA時，發現一個奇怪的問題
: : 同一個Flip-Flop當Startpoint 與 當Endpoint時，
^^^^^^^^^^^^^^^ 問題在這裡... :p
同一顆D-FF怎麼能有兩種不同的clock skew
不合理阿
而且我只跑best case....並非best/worst case分析模式造成的
謝謝....
: : 他的clock latency竟然不一樣....
: : 我的operating_condition是single，而且sdf 只讀min case
: : 應該不是operating_condition==chip_variation所造成的
: : 請各位大大告訴我哪裡錯了？
: 要看你這個是那個階段的 STA report.
: 如果是 post-layout，不一樣並不奇怪。
: 要考慮 clock skew
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.229.142.137
討論串 (同標題文章)