Re: [問題] layout和post-sim
※ 引述《wlae (快樂過日子)》之銘言：
: 請問各位先進
: 小弟layout完opamp之後 萃取RC寄生效應
: 跑模擬發現共模輸出位準跑掉
: 請問有可能是什麼原因
: 我是做single-end的opamp
: 謝謝
你原先做design時有掛loading嗎?
如果就只是一個乾淨的OP跑模擬, 當然會跟post-sim結果不同
layout跟schematic差別是一個是實體電路一個只是理想
跑線有R, 線跟線之間會有coupling C, 跑線距離不同造成的loading不對稱等等
所以你一開始做design時就要考慮layout可能造成的寄生RC
估個值出來掛到電路裡跑pre-sim~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.75.196.94
推
07/26 13:24, , 1F
07/26 13:24, 1F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 3 之 3 篇)：