看板 [ Electronics ]
討論串[問題] layout和post-sim
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] layout和post-sim
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者austinlee (jackrabbit)時間19年前 (2006/07/26 10:28), 編輯資訊
0
0
0
內容預覽:
你原先做design時有掛loading嗎?. 如果就只是一個乾淨的OP跑模擬, 當然會跟post-sim結果不同. layout跟schematic差別是一個是實體電路一個只是理想. 跑線有R, 線跟線之間會有coupling C, 跑線距離不同造成的loading不對稱等等. 所以你一開始做de
#2
Re: [問題] layout和post-sim
推噓2(2推 0噓 0→)留言2則，0人參與, 最新作者chungming19.時間19年前 (2006/07/22 16:32), 編輯資訊
0
0
1
內容預覽:
※ 引述《wlae.bbs@ptt.cc (快樂過日子)》之銘言：. > 轉信站: KimoWebBBS!netnews.kimo.com.tw!news.csie.ncu!news.mgt.ncu!news.ncu!ctu-> Origin: sally.csie.ntu.edu.tw. > 請問
(還有146個字)
#1
[問題] layout和post-sim
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者wlae (快樂過日子)時間19年前 (2006/07/21 16:28), 編輯資訊
0
0
0
內容預覽:
請問各位先進. 小弟layout完opamp之後 萃取RC寄生效應. 跑模擬發現共模輸出位準跑掉. 請問有可能是什麼原因. 我是做single-end的opamp. 謝謝. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 140.116.155.42.
首頁
上一頁
1
下一頁
尾頁