Re: [問題] opamp的問題
※ 引述《Agilent.bbs@ptt.cc (安)》之銘言：
> 轉信站: KimoWebBBS!netnews.kimo.com.tw!news.csie.ncu!news.ncu!ctu-gate!ctu-read
> Origin: sally.csie.ntu.edu.tw
> 各位大大好
> 小的設計了一個folded cascode opamp
> 接1pF的load電容，模擬過unit-gain bandwidth是2GHz左右
> gain是4xdB，再接兩個gain boosted stage gain變7xdB左右
> (其實我hspice語法不熟，不太會看，所以不知道這樣是不是真實的規格)
> 欲用在adc上，現在接成switched-capacitor sample and hold 電路
> 輸入弦波測試(100kHz),使用的sample clock的週期是10ns
> 出來的波形在hold phase結束時尾端波形會跳上去
> hold phase大概只有4ns,clock的transition time是0.5ns
> 我實在想不透原因在哪裡，為甚麼波形不會穩定成平的
> 不知道是op出錯了,還是我接SHA電路錯了
> switch是用nmos和pmos組成的transmission gate
> 下面是上面講的hspice檔案和模擬的圖
> http://0rz.net/c01tq
> 可否請有空的大大幫我想一下問題出在哪
> 感激不盡
i think you can simulate your OPA's settling time firstly,maybe the unstable hold phase is due to opa not
settling well.
If settling condition is not so good , the problem maybe phase margin & UGB simulation wrong.
--
※ Origin: 奇摩 大摩域 <http://bbs.kimo.com.tw/>
◆ From: 218.166.86.137
討論串 (同標題文章)
完整討論串 (本文為第 4 之 6 篇)：
問題
0
1