Re: 請問一下數位問題(FPGA)
==> boy0.bbs@bbs.cs.nthu.edu.tw (漫天回憶舞秋風) 提到:
: ※ 引述《soonsin.bbs@bbs.mgt.ncu.edu.tw (窩耶)》之銘言：
: > process(clk)
: > begin
: > if clk'event and clk='1' then
: > D1<=D0;D0<=ext;
: > output<=((D0 and D1) or output) and (D0 or D1);
: > end if;
: > end process;
: > process(clk)
: > begin
: > if clk'event and clk='1' then
: > D1<=D0;D0<=ext;
: > pre_output<=output;
: > end if;
: > end process;
: > output<=((D0 and D1) or pre_output) and (D0 or D1);
: 建議你先了解什麼叫做 blocking 及 non-blocking
: ^^^^^^^^^^^^^^^^^^^^^^^^^^
這是啥呢 有啥資料或書可以參考阿 謝謝
懂了以後你就知道這兩者之間有什麼差別了
: > process(clk)
: > begin
: > if clk'event and clk='1' then
: > output<=A*B;
: > end if;
: > end process;
: > 感覺乘法會花不少時間說 一個clock算的完嗎?????
: A 和 B 各幾位元? clk 多快? 又, 你用哪個 FPGA?
: ^^^^^^^^^^^^^^16bit 40Mhz Xlinx SPARTAN2
請問這些有差喔 我以為的乘法器是一直移位在加起來耶 感覺會大於一個clk
抱歉喔 我是新手拉 有錯請多多訂正我 還請高手推薦一些書給我增強一下
最好有一些例子的 有寫演算法的更佳 應為感覺這不是普通再寫程式一樣
感覺要多瞭解一下實際硬體吧 我有讀過數位邏輯 所以並不是只靠硬幹程式
不過感覺還是很弱 麻煩各位囉
除了這個 logic 以外, 其餘電路 fitting 出來 utilization 多少?
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
不知道耶 不過因該不多 只是一些資料傳遞而已 沒有運算了
--
◎龍貓資訊天地(bbs.mgt.ncu.edu.tw)
◎[soonsin]From: 140.115.65.38
討論串 (同標題文章)