Re: [討論] op所說的增益是指開或閉環路增益?
※ 引述《ShineOnYou (CrazyDiamon    )》之銘言：
: 這個電路本來就是一個2-stages的"op"內部電路
: 第一級用差動對,第二級是gain stage
: 你把M8看成一個在triode region工作的電阻即可
: 他並不提供放大功能,這樣你就可以看成是這樣
: M6Gate----/\/\/\-----||----M6Drain
: 若不接此電阻(M8)則C會形成正零點造成相位產生額外的落後
: 故利用電晶體實現這個電阻消除這個零點,或是將此零點移到s-plane左半平面
: 造成相位領先抵消第一級第二級可能造成的相位落後.
: 把這個電路想成一個op,第一級差動對是輸入級,第2級的drain即為輸出
: |\
: | \
: Vin(+)--|+ \
: | \--Vo
: | /
: Vin(-) --|- /
: | /
: |/
: 所以應該把原po的圖想成"一個op"(即是我所謂的"內部")
: 而外部,就是我畫的這個op schematic根據使用者所接的"外部"回授網路
: 來決定op的使用方式(如:inverting/noninverting configuration)
: 原po所po的spice simulation example即是模擬此op的開迴路增益
: 也可以這麼想,所模擬的op增益是開迴路增益A(s),是circuit designer所必須考慮的
: 因為A(s)越大,"使用者所接的回授網路"更"精確"的決定閉迴路增益值
: 所以一般op在設計時最好能達到100dB
: 但由於CMOS的轉導能力並不如BJT,但最少也要要求到80dB
原來是將這個電路視為OP...
不過在你最後一段也講到OP他的A（開迴路增益）越大越理想...
所以就這個電路來看，我覺得他並不能成為一個良好的OP...
當然原PO一開始就視這個電路為OP，與我想法不太一樣...
我本來是以個簡單的積體電路來看，壓根沒有將他當作OP...
就一個好的OP而言，這個電路實在太過於簡單了...
少說也應該加個輸出級什麼的，或是增加一個很大的負載電路...
PS:我指的OP是那種當voltage follower (buffer)的...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.135.103.42
※ 編輯: sasako 來自: 220.135.103.42 (03/23 01:25)
推
03/23 01:25, , 1F
03/23 01:25, 1F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 11 之 14 篇)：