Re: 請問設計 IC 的tool及語法有哪些?
現在的確有的公司 算數器是自己用gate兜的 layout也是用人工的
這些公司大致就是hotek/sonix之類的 做mcu的
他們不太關切EDA tool的演進 因為很多工作都還是人工在做
而後來做多媒體的甚至是通訊IC 就不只用verilog了
也有EDA tool提供另一種語言 比較高階的語法 他合成時會幫你作最佳化
當然這種最佳化還是有限度的 可能不會比你人工好
不過當你做baseband時 一堆乘加減法 不用也得用了
EDA支援的越多 designer是越輕鬆 不過前提是reliability要有:)
產品不同時 focus的點也會不同
做CPU跟做DSP ASIC著眼點也會不同 不用太計較這些吧:)
※ 引述《moonls.bbs@ptt.cc (mulder)》之銘言：
> ※ 引述《deathcustom (我要攻陷電子學)》之銘言：
> : 在我眼裡，Verilog HDL, VHDL, SPICE都很高階嚕
> : 低階的是自己去畫layout
> : 你可以想像自己畫4bit-算數器（加法減法）
> : 花了我快一天=.=
> : 可是HSPICE我只花一個小時就寫完了
> : HDL的話，大概幾分鐘吧orz
> Layout 跟 Simulation 是兩回事
> 不能混在一起比較吧 ~~
> Simulation完還是得畫 Layout ！！
> Layout畫完跑post sim還是要靠Simulate Tools , HSPICE ..etc.
> 放在一起比 , 有點像是lp比雞腿
--
夫兵者不祥之器物或惡之故有道者不處君子居則貴左用兵則貴右兵者不祥之器非君子
之器不得已而用之恬淡為上勝而不美而美之者是樂殺人夫樂殺人者則不可得志於天下
矣吉事尚左凶事尚右偏將軍居左上將軍居右言以喪禮處之殺人之眾以哀悲泣之戰勝以
喪禮處之道常無名樸雖小天下莫能臣侯王若能守之萬物將自賓天地相合以降甘露民莫
之令而自均始制有名名亦既有夫亦將知止知止可以不殆譬道之在天下203.69.97.52海
討論串 (同標題文章)
完整討論串 (本文為第 6 之 7 篇)：