Re: [轉錄]Re: [問題] 一些數位ic design遇到的問題

看板ECClab作者sasako (只想把你留在心中)時間15年前 (2009/04/11 08:14)推噓2(2推 0噓 1→)

留言3則, 2人參與討論串2/2 (看更多)

※ 引述《bbuc》之銘言： : 作者: TaipeiWind (人生太奇妙了 ) 看板: Tech_Job : 標題: Re: [問題] 一些數位ic design遇到的問題 : 時間: Fri Apr 10 11:15:41 2009 : 你的問題很簡單你有一個 high fanout input, 他drive很多logic : synthesis 遇到fanout過多的問題 : 你有想過為什麼不擋反而沒事嗎?? : Ans : 因為tool下了ideal network 在上面 : 為什麼tool會下這個attribute ? : 因為一般來說 high fanout synthesis(HFS) 是在backend做的 : 就像 scanen, clock reset 這些訊號 : 他們都有很多fanout, 在synthesis做是沒有意義的 : latch了為什麼出事? 因為tool沒下ideal network 在你的latch out : 所以synthsis tool 做了 HFS : 解法 : (1) No latch, 但是在backend要記得做high fanout synthesis : (2) latch, 但是要自己在.sdc 下ideal net\※work on latch out : backend也要做high fanout synthesis : clock uncertainty : 看你的製程不用太大一般0.5ns算很大了 : propagating delay : 我有一點忘了不過frondend好像不用下 (不確定XD) : clk latency : 如果是作業的話不用下了啦.... : 建議你把.sdc 的doc好好看一下自己試看看有下沒下的差別 : 主要還是要看的妳control signal是長什麼樣 : 如果簡單一點的下個false path 又快又省事.... 這位強者說得沒錯 fanout的問題可以留到後段Astro或是SOCencounter再去解決長tree的部分也是，這也是為什麼sythesis後的時間不準的原因... 因為他沒有考慮你加了buf的時間，或者應該說他長tree的模擬方式太差，所以才會有IC complier的出現，聽說他模擬跟後段出來的結果，誤差值很小... 總之，這個東西我曾經在Astro中修過，cts那裡交給tool幫你修復，而出來的time skew只要在一個範圍內，就是可以接受的，只是你必須忍受可能會有很多buf出現在你電路中，導致你面積又變大了... 其他有些觀念問題，你可以寄信給當時上sythesis的那位CIC老師，之前寄信他都會回我，人還不錯... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.135.103.42

推

lovelc

04/14 10:02, , 1^F

04/14 10:02, 1^F

→

vbspare

04/14 12:09, , 2^F

04/14 12:09, 2^F

推

lovelc

04/19 12:08, , 3^F

04/19 12:08, 3^F