作者查詢 / wupaul

總覽項目: 發文 | 留言 | 暱稱
作者 wupaul 在 PTT [ Programming ] 看板的留言(推文), 共18則
限定看板:Programming
首頁
上一頁
1
下一頁
尾頁
Verilog已進入死胡同求開竅(作業文)
[ Programming ]19 留言, 推噓總分: +6
作者: appleswill - 發表於 2020/03/24 04:19(4年前)
1Fwupaul: 寫的跟C一樣,當然怪怪的 你addr那邊有很42.77.206.32 03/25 00:58
2Fwupaul: 大的問題阿42.77.206.32 03/25 00:58
3Fwupaul: 不能用軟體的想法寫verilpg42.77.206.32 03/25 00:59
4Fwupaul: reg wire 的概念想搞清楚吧42.77.206.32 03/25 01:00
5Fwupaul: 然後每個模組就用一個檔案 比較好讀42.77.206.32 03/25 01:01
6Fwupaul: 有規定要pipline嗎?42.77.206.32 03/25 01:04
7Fwupaul: 同步電路比較好設計欸42.77.206.32 03/25 01:19
8Fwupaul: 還是你原本就要設計非同步?42.77.206.32 03/25 01:20
9Fwupaul: regfile 的部分,讀檔不用特別去判斷讀檔42.77.206.32 03/25 01:29
10Fwupaul: 的位置是否有改變!42.77.206.32 03/25 01:29
11Fwupaul: 仔細看才發現wire reg觀念沒錯然後竟然沒42.77.206.32 03/25 06:37
12Fwupaul: 有testbench42.77.206.32 03/25 06:37
13Fwupaul: 再來就是dump 出一個波形檔,這樣子才deb42.77.206.32 03/25 06:42
14Fwupaul: ug, 要不然也不知道是哪條訊號線出錯42.77.206.32 03/25 06:42
15Fwupaul: 前面我打的推文就不用看了 哈哈,先試著42.77.206.32 03/25 06:46
16Fwupaul: 產生出波形檔吧,這樣才會知道哪裡錯,希42.77.206.32 03/25 06:46
17Fwupaul: 望能幫到你42.77.206.32 03/25 06:46
19Fwupaul: 加油218.164.7.57 03/25 10:23
首頁
上一頁
1
下一頁
尾頁