作者查詢 / smartbit

總覽項目：發文 | 留言 | 暱稱

作者 smartbit 在 PTT [ Electronics ] 看板的留言(推文), 共150則

限定看板：Electronics

首頁

尾頁

[問題] 簡單電路的問題請教

[ Electronics ]10 留言, 推噓總分: +6

作者: shelq - 發表於 2019/04/02 02:06(6年前)

5^F推smartbit: LED 直接跨壓5V 電流過大應該會壞掉吧04/02 07:28

[問題] LDO基本原理

[ Electronics ]25 留言, 推噓總分: 0

作者: hipya - 發表於 2019/03/19 22:53(6年前)

6^F→smartbit: 用pmos電阻分析？03/20 00:10

Pull-up/down resistors 跟 cmos

[ Electronics ]13 留言, 推噓總分: +2

作者: yooo4017 - 發表於 2019/03/11 17:20(6年前)

3^F推smartbit: If means open drain with pull up , 最大的差異是在可03/11 19:08

4^F→smartbit: 以多個io share 同一條線 , 不用的人只要不driving low03/11 19:08

[問題] 請問一下這裡面的數學要怎麼解?!

[ Electronics ]6 留言, 推噓總分: +5

作者: creation - 發表於 2019/03/09 17:41(6年前)

1^F推smartbit: 20/r. Where r=power(10,18/40)03/09 19:30

[問題] 單電源OP做施密特觸發(已解決)

[ Electronics ]5 留言, 推噓總分: +1

作者: IOP14759 - 發表於 2019/02/26 09:22(6年前)

1^F推smartbit: 實務上很少人用op for this , 但如果你只是要練習試試02/26 09:52

2^F→smartbit: 看的話, R1左手邊給一個電壓，位準應該就會在裡面了02/26 09:52

3^F→smartbit: 而且這個圖的極性也怪怪的02/26 09:54

[問題] 在DECODING 01時若非同步如何校正時間一長的誤差?

[ Electronics ]9 留言, 推噓總分: +1

作者: qeagle - 發表於 2019/02/18 23:54(6年前)

1^F→smartbit: 你這個問題無法簡單地回答，花一點時間自己去Google做功02/19 00:38

2^F→smartbit: 課02/19 00:38

3^F→smartbit: 而且你的命題假設太少了02/19 00:39

4^F→smartbit: Google clock recovery or asynchronous receiver timin02/19 00:41

5^F→smartbit: g02/19 00:41

[問題] 看輸出電阻的疑問

[ Electronics ]15 留言, 推噓總分: +4

作者: zzz4414 - 發表於 2019/02/02 16:58(6年前)

12^F推smartbit: gm電流源本來就是high impedance ，不需要繞一圈這樣想02/03 15:23

[問題] 低電流設計 bandgap

[ Electronics ]5 留言, 推噓總分: 0

作者: ejcmos - 發表於 2019/01/24 10:57(6年前)

1^F→smartbit: Low voltage 應該先考量電路架構而不一定是要WI01/24 14:02

2^F→smartbit: 1.65v 可以。那3.3v 應是耐壓考量。01/24 14:03

3^F→smartbit: 1.65 to 3.6 should be possible01/24 14:03

4^F→smartbit: 工作點你要想想為何vdd會引响。proper design should n01/24 14:04

5^F→smartbit: ot01/24 14:04

[問題] hspice看mos開關的阻抗

[ Electronics ]16 留言, 推噓總分: +2

作者: zzxcaa - 發表於 2019/01/22 21:41(7年前)

1^F推smartbit: Ac=1 怎麼可以看到DC呢？而且DC頻率下怎麼還有實部虛01/23 01:19

2^F→smartbit: 部？01/23 01:19

3^F→smartbit: 你的描述矛盾點太多了，而且看一個off switch input imp01/23 01:20

4^F→smartbit: edance ？01/23 01:20

5^F→smartbit: Off switch drain current 只剩leakage part01/23 01:21

6^F→smartbit: Leakage current 你研究他的frequency response ？01/23 01:21

7^F推smartbit: 而parasitic cap path 也無法看出來，因為gate 你給了fi01/23 01:23

8^F→smartbit: xed voltage01/23 01:23

[請益] 0.18 layout問題請益已刪文

[ Electronics ]32 留言, 推噓總分: +14

作者: amateuruser - 發表於 2018/12/30 22:28(7年前)

1^F推smartbit: Nmos 在一起，pmos 放在一起12/30 23:08

2^F→smartbit: 多數人的畫法是下方是一排的nmos 上方則是pmos12/30 23:09

首頁

尾頁