作者查詢 / rainstraw

總覽項目: 發文 | 留言 | 暱稱
作者 rainstraw 在 PTT [ Electronics ] 看板的留言(推文), 共7則
限定看板:Electronics
首頁
上一頁
1
下一頁
尾頁
[問題] 多design include相同module合成時redefi
[ Electronics ]12 留言, 推噓總分: +2
作者: kramasdia - 發表於 2016/06/23 20:36(9年前)
6Frainstraw: 你的A B C gate level netlist 應該都有module m,07/02 00:42
7Frainstraw: 分開syn A,B,C又沒把m當成blackbox, 所以A/B/C_syn.v07/02 00:43
8Frainstraw: 通通有module m07/02 00:43
9Frainstraw: DC只跟你講B有重複 可能是因Error太多他已經放棄治療了07/02 00:43
10Frainstraw: 1. 可以考慮合成時不要放m.v, 當成blackbox07/02 00:45
11Frainstraw: 2. 既然你都說環境一致了, 把B解體成簡單版本試syn07/02 00:46
12Frainstraw: 問題繼續發生就拆design直到簡單到爆..總會抓出問題07/02 00:46
首頁
上一頁
1
下一頁
尾頁