作者查詢 / ok456
作者 ok456 在 PTT [ Electronics ] 看板的留言(推文), 共98則
限定看板:Electronics
看板排序:
全部Electronics98Jeans26BuyTogether23Coffee20Bus17Math17shoes12TOEFL_iBT10Hsinchu8Programming8hypermall7Drink6basketball5Palmar_Drama5CarShop4EuropeTravel4SuperStarAve4Transfer4e-shopping3NTU_trans3AntiVirus2DC2Nangang2creditcard1Eng-Class1Food1Japan_Travel1Lifeismoney1Miaoli1Notebook1studyabroad1tennis_life1Theater1<< 收起看板(33)
3F→:1樓我有用poly了 但走線還是走不太出去@@03/14 10:09
4F→:2樓是不要merge在一個cell裡的意思嗎?03/14 10:10
24F→:樓上那個我有看到 但是它很不負責任的VDD VSS沒有接起來@@03/15 00:42
26F→:想要變成Standard cell主要是希望能導入digital design flow03/15 00:43
27F→:希望能利用Tool來APR 所以才只能用M1走線@@03/15 00:44
28F→:ker大 您說用3顆inverter實現 是指?03/15 00:46
30F→:恩恩是的03/15 10:18
1F推:太感謝了!正好google到您之前的文章@@08/28 11:57
2F→:可惜一開始關鍵字沒用Vih Vil QQ08/28 11:57
2F→:喔那只是個變數名 result也是08/28 09:51
2F→:沒有耶 只是簡單的FO408/02 23:33
3F→:感覺是"ln" 這個function沒有被定義到08/02 23:34
4F→:因為我trace有錯的部份08/02 23:34
5F→:是.scs檔一段敘述 ln(cosh((v(ng,nds)-dvgs)/vgnorm)))08/02 23:35
10F→:m大可是我command掉ln的那行就一堆error耶@@08/02 23:41
11F→:它.scs的ln 是subckt nmoscap_33 裡面Cg的敘述08/02 23:42
17F→:應該是有耶@@ 所以我也很納悶08/02 23:45
18F→:而且只是1個Function08/02 23:45
19F→:ideal C?? 不好意思我不是很了解08/02 23:46
23F→:喔喔 我電路只有Inverter而已 感覺是它run的時候會去08/02 23:48
26F→:compile .scs檔 所以會有error 跟電路本身可能比較沒關係08/02 23:49
27F→:我並沒有用到capcitance08/02 23:49
29F→:您的意思是漏model檔嗎? FO4就是我的電路 1個Inv串4個08/02 23:51
32F→:我再仔細找找好了 非常感謝您!08/02 23:55
2F→:感謝樓上指點12/26 19:44
2F→:欸是喔= = 可是官網怎麼還是寫一樣的方式11/19 21:46
3F→:那請問要去哪個網頁下載呢? 謝謝11/19 21:47
1F推:不好意思...學的不是很好...不過就telescopic架構而言07/01 23:43
2F→:除了最上面那兩顆PMOS 其它的Vov和VDS 不是同時是變數嗎?07/01 23:44
2F→:恩恩 對07/01 11:24
2F→:喔我的意思是 如何bias VDS06/29 18:04
4F→:所以是沒有辦法用計算來估嗎?06/29 19:35
9F→:j大 如果我要用two stage設計 那第一級就不能用雙端取出07/01 00:10
10F→:的telescopic嗎? 我下一級是用PMOS 的CS 所以output點07/01 00:11
11F→:DC要調好 可是即使我用了兩個電阻的CMFB(串在Output兩點07/01 00:12
12F→:中間接output上面兩顆PMOS的Gate) 也調不動telescopic的VDS07/01 00:13
13F→:耶 每次都調一調 1.4VDS的就都跨在最靠output的PMOS或NMOS07/01 00:14
14F→:一下換PMOS 一下換NMOS = =不知道有沒有解決辦法呢? 謝謝!07/01 00:15
15F→:就我Tune VDS的結果 感覺有加R 對調VDS似乎沒有什麼改善耶?07/01 00:16
3F→:感謝樓上!06/15 21:37