作者查詢 / kid0368

總覽項目: 發文 | 留言 | 暱稱
作者 kid0368 在 PTT [ CSSE ] 看板的留言(推文), 共6則
限定看板:CSSE
首頁
上一頁
1
下一頁
尾頁
[問題] Verilog的$random [(seed)]
[ CSSE ]14 留言, 推噓總分: +2
作者: kid0368 - 發表於 2011/07/24 20:06(13年前)
2Fkid0368:還是說這整個就只是假設= ="沒有意義....07/24 20:48
6Fkid0368:我記得%是Mod XDD好像是樓上說的這樣07/25 20:46
7Fkid0368:但樓上的大大= ="可以解釋一下為什麼MOD 1 會等於007/25 20:57
8Fkid0368:我突然忘記要怎麼解釋了...是說任何數對1取餘數07/25 20:57
9Fkid0368:商數只能為0 所以餘數不是1 嗎= ="07/25 20:58
14Fkid0368:我懂了 @@ 感謝T^T07/25 21:11
首頁
上一頁
1
下一頁
尾頁