作者查詢 / jasonkingleo

總覽項目：發文 | 留言 | 暱稱

作者 jasonkingleo 在 PTT [ Electronics ] 看板的留言(推文), 共18則

限定看板：Electronics

首頁

尾頁

[ Electronics ]46 留言, 推噓總分: +12

作者: castlelin - 發表於 2013/03/24 17:37(13年前)

4^F推jasonkingleo:1F的dynamic offset是其中之一的原因03/24 23:02

5^F→jasonkingleo:另一個應該是DAC的settling 實際電路是會有R的03/24 23:05

6^F→jasonkingleo:Vref也不是穩的降低VDD一來是降低dynamic offset03/24 23:07

7^F→jasonkingleo:另一方面也延長了DAC的settling時間03/24 23:08

8^F推jasonkingleo:你應該是沒加redundant bit 對吧??03/24 23:12

13^F推jasonkingleo:Vref就算是regulator給的在CHIP內部有是有IR drop03/25 23:43

14^F→jasonkingleo:DAC的settling不會像模擬這麼理想03/25 23:45

15^F→jasonkingleo:量測時可以把輸入訊號VCM調高~這可減低Dynmic offset03/25 23:49

[ Electronics ]1 留言, 推噓總分: +1

作者: ceaserman - 發表於 2012/09/11 21:52(13年前)

1^F推jasonkingleo:放大個4 or 8倍就好09/12 21:10

[ Electronics ]32 留言, 推噓總分: +10

作者: chenkaihsu - 發表於 2012/03/20 08:56(14年前)

17^F推jasonkingleo:Lorens正解頻譜上加點noise進來就畫得出來了03/20 21:18

[ Electronics ]44 留言, 推噓總分: +4

作者: chenkaihsu - 發表於 2011/09/12 19:02(14年前)

1^F推jasonkingleo:請看我上一篇的推文~~09/12 19:20

[ Electronics ]18 留言, 推噓總分: +4

作者: chenkaihsu - 發表於 2011/09/08 11:26(14年前)

13^F推jasonkingleo:利用電容上板取樣會有gain error的問題09/08 23:48

14^F→jasonkingleo:輸入訊號不要給到full range 要稍微小一點09/08 23:48

[ Electronics ]23 留言, 推噓總分: +6

作者: chenkaihsu - 發表於 2011/07/01 22:14(14年前)

13^F推jasonkingleo:我們實驗室有幾篇SAR ADC可以直接下載你可以先看看07/02 10:57

14^F→jasonkingleo:http://140.116.156.14/web/07/02 10:57

15^F推jasonkingleo:不過建議先看1F那一篇~~畢竟ISSCC和VLSI的論文不會07/02 11:00

16^F→jasonkingleo:講的太細~~專題生看可能有吃力~~07/02 11:01

21^F推jasonkingleo:SAR ADC 才是關鍵字07/02 21:51

首頁

尾頁