PTT
網頁版
登入/註冊
新聞
熱門文章
熱門看板
看板列表
作者查詢
最新文章
我的收藏
最近瀏覽
看板名稱查詢
批踢踢 PTT 搜尋引擎
作者查詢
/ ericbao
總覽
項目:
發文
|
留言
|
暱稱
作者 ericbao 在 PTT [ Electronics ] 看板的留言(推文), 共2則
限定看板:
Electronics
選擇看板(23) >>
看板排序:
留言數
留言時間
字母排序
全部
DistantLove
7
car
6
Hsinchu
5
Broad_Band
4
BabyMother
3
home-sale
3
Surf
3
Tainan
3
Electronics
2
LCD
2
Palmar_Drama
2
rent-exp
2
Bunco
1
Gamesale
1
Gossiping
1
Network
1
Old-Games
1
Orchestra
1
Pilates
1
PRIUS
1
sex
1
Taitung
1
Wallpaper
1
<< 收起看板(23)
首頁
上一頁
1
下一頁
尾頁
[問題] Cadence環境Verilog-A co-simulation
[ Electronics ]
6
留言, 推噓總分:
+1
作者: ericbao - 發表於
2014/05/29 19:18
(10年前)
5
F
→
ericbao
:全部的block都是schematic的時候可以順利run,但只要有
05/30 14:11
6
F
→
ericbao
:一個block換成verilog-A,上面的error就出現
05/30 14:12
首頁
上一頁
1
下一頁
尾頁
關閉廣告 方便截圖