作者查詢 / cyl61123

總覽項目：發文 | 留言 | 暱稱

作者 cyl61123 在 PTT [ Electronics ] 看板的留言(推文), 共9則

限定看板：Electronics

首頁

尾頁

[ Electronics ]39 留言, 推噓總分: +11

作者: PolarBearCat - 發表於 2021/08/03 15:50(4年前)

4^F推cyl61123: 照這個邏輯全部reg都不用reset了(?08/03 23:11

5^F推cyl61123: 個人覺得沒有特殊需求應該都全部加下去比較保險求大神08/03 23:13

6^F→cyl61123: 開示了08/03 23:13

[ Electronics ]39 留言, 推噓總分: +12

作者: bamboopole - 發表於 2021/06/16 22:48(4年前)

18^F推cyl61123: C-style Verilog Programming?06/17 20:55

[ Electronics ]32 留言, 推噓總分: +12

作者: eecheng87 - 發表於 2020/04/03 01:33(5年前)

26^F推cyl61123: 我看不出來這有寫幾個學期的水平... 老師是不是教得怪怪04/09 16:12

27^F→cyl61123: ？大一邏輯設計就會說initial不能用在RTL裡了，只是不04/09 16:12

28^F→cyl61123: 會解釋原因04/09 16:12

29^F→cyl61123: 手邊有verilog manual的話先k一下再開打吧，不然synthe04/09 16:12

30^F→cyl61123: sis會warning吃到飽04/09 16:12

首頁

尾頁