[問題] 用simulink模擬PLL遇到的突波問題已刪文

看板comm_and_RF作者vask (nininini)時間7年前 (2016/10/17 13:04)推噓1(1推 0噓 12→)

留言13則, 2人參與討論串1/1

小弟是剛踏入PLL這塊領域的新手 y 不好意思想跟板上各位前輩大大們請教一下小弟想要用simulink來模擬確認PLL的參數所以使用了很簡易的PFD/CPPLL的model 但是模擬的過程中產生了一些問題想跟各位大大討論一下這是我的整個Block圖 http://i.imgur.com/Jqo5e4j.jpg

然後這是我的參數 http://i.imgur.com/gG2XUXI.jpg

但模擬之後的結果變成這樣 VCO的輸出結果 http://i.imgur.com/DeET51q.jpg

發現一開始就產生了很大的突波即使鎖住之後過一陣子還會產生往前面的BLOCK查上面是Vcont下面是Ip http://i.imgur.com/qXKRerP.jpg

上圖放大之後來看 http://i.imgur.com/hMkao50.jpg

感覺應該是Ip的pulse width太寬所導致?! 把VCO拉回來的訊號和reference相比 http://i.imgur.com/JEWwobo.jpg

發現應該是我VCO輸出的pulse width 太寬所導致而且發現我VCO的輸出變成了-1~1的方波不過我的PFD是trigger 觸發的這樣應該沒什麼影響吧 ?! http://i.imgur.com/KNl05ir.jpg

因為考慮到可能是pulse width的問題所以想說把reference signal的pulse width隨便改改看 http://i.imgur.com/1w8dLRh.jpg

我把原本的50%改成30% 結果VCO的輸出變這樣 http://i.imgur.com/ur0ArNi.jpg

感覺好了很多但後面又開始跳了前面的波型放大後感覺很完美 http://i.imgur.com/4efDyba.jpg

看看前面的Block 一樣上面是Vcont下面是Ip http://i.imgur.com/3kdphKx.jpg

前面的部分還好可後面又跟之前一樣了補個突出部分的比較圖 http://i.imgur.com/xJ8KSXi.jpg

爬文爬PAPER爬了很久真的想不出來突起來的波型到底是什麼原因造成的而且照理說這只是參數上的運算應該不會有那些mismatch或dead zone的情形產生才對.... 希望可以跟版上各位前輩先進請教一下小弟的錯誤到底出在哪裡QQ m(_ _)m 抱歉連續貼了幾個版因為實在很怕找不到人解惑如果有違反規定煩請告知小弟必定即刻刪除 ----- Sent from JPTT on my Asus ASUS_T00F. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.115.72.150 ※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1476680640.A.03C.html

→

amistad

10/17 20:25, , 1^F

10/17 20:25, 1^F

→

amistad

10/17 20:25, , 2^F

10/17 20:25, 2^F

→

amistad

10/17 20:26, , 3^F

10/17 20:26, 3^F

→

amistad

10/17 20:27, , 4^F

10/17 20:27, 4^F

→

amistad

10/17 20:27, , 5^F

10/17 20:27, 5^F

感謝m大不過我還要試試看目前來說 solver因為我的model是連續的應該是選擇 ode45才? ? 我都是用預設的double 請問有萬用比較不容易溢位的data type嗎?? 至於error threshold 可能我用的版本不太一樣我在找找看是從哪裡設定 ※ 編輯: vask (140.115.72.150), 10/17/2016 21:26:34

→

vask

10/17 22:21, , 6^F

10/17 22:21, 6^F

推

amistad

10/17 22:44, , 7^F

10/17 22:44, 7^F

→

amistad

10/17 22:45, , 8^F

10/17 22:45, 8^F