Re: [問題] Agilent ADS 模擬遇到問題

看板comm_and_RF作者時間9年前 (2015/03/01 10:31), 編輯推噓9(9推 0噓 33→)
留言42則, 4人參與, 最新討論串2/2 (看更多)
基本上需要先了解interdigit cap model的參數，其中有一個wf定義feedline width。 根據你的substrate，可以得到50ohm TL width 約為1.5mm，所以將wf設為1.5mm。 schematic http://i.imgur.com/vxjBGMJ.png
layout http://i.imgur.com/edpAIdG.png
Momentum 中常用的兩種calibration type，TML和None。TML會以port的接面為TL width 向後延伸一定長度後再將做calibration。也可以直接設定offset 到calibration plane。 port setting http://i.imgur.com/c6ZYeLE.png
result http://i.imgur.com/ymJ5xpL.png
從結果來看，self-resonance大約在6GHz左右，一開始比5GHz~15GHz就沒有意義了。 從低頻的電容值來看，理論值和EM的結果差不多。 EM的結果和量測值應該會比較接近。 使用者常有的問題是，隨便拿一個結構丟到EM模擬工具中計算， 邊界條件考慮的不夠仔細，量出來結果不match就說EM模擬工具不準。 其實模擬的邊界條件與實際量測時根本不同，結果當然不會一樣。 ※ 引述《ed78617 (雞爪)》之銘言： : 小弟最近想做個簡單的小模擬： : 計算 microstrip interdigital capacitor 的 S11 : 於是在 ADS 的 circuit schematic 和 layout 中畫出相同的電路 : 也設定相同的參數，如下： : Circuit Schematic : http://i.imgur.com/R9fOmVy.jpg
: Layout : http://i.imgur.com/UtkUWAn.jpg
: Layout的substrate : http://i.imgur.com/sQ3a4Si.jpg
: 但發現模擬得到的結果完全不同 : Circuit Schematic 的 S11 圖形為 : http://i.imgur.com/VZrXktz.jpg
: Layout 的 S11 圖形則為 : http://i.imgur.com/NKrwjqx.jpg
: 差非常多! 但小弟一直都找不到bug : 懇請版友幫幫忙 : 小弟會以p幣作為感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 59.115.77.61 ※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1425177099.A.9CB.html
推
03/01 12:12, , 1F
因50ohm線寬1.5mm所以wf設成1.5mm的邏輯
03/01 12:12, 1F
→
03/01 12:13, , 2F
有點奇怪,除非你是從邊邊90度微帶線進去
03/01 12:13, 2F
推
03/01 12:17, , 3F
後來發現我也看錯了 請忽視推文吧
03/01 12:17, 3F
推
03/01 12:31, , 4F
問幾個基本問題，1.5mm是如何計算出來的
03/01 12:31, 4F
→
03/01 12:31, , 5F
，還有為何schematic的結果在頻率高時會
03/01 12:31, 5F
→
03/01 12:31, , 6F
和layout不同
03/01 12:31, 6F
→
03/01 15:29, , 7F
我是用tuning算的, 用linecalc也行
03/01 15:29, 7F
→
03/01 15:32, , 8F
microstrip line比較常用的是tline及c
03/01 15:32, 8F
→
03/01 15:32, , 9F
line, LC還是用lumped元件
03/01 15:32, 9F
推
03/01 16:35, , 10F
只看C不夠 這種實際電容就是還要比他的
03/01 16:35, 10F
→
03/01 16:35, , 11F
共振特性(ESL ESR等等) 一般是直接看他
03/01 16:35, 11F
→
03/01 16:35, , 12F
阻抗的loglog圖
03/01 16:35, 12F
推
03/01 16:47, , 13F
說實在的我覺得原原po本來那樣沒把refer
03/01 16:47, 13F
→
03/01 16:47, , 14F
ence plane拉出來 低頻電容值也不會差
03/01 16:47, 14F
→
03/01 16:47, , 15F
太多
03/01 16:47, 15F
→
03/01 17:34, , 16F
阿btw回一下原原PO FR4的話w:h~2是50Ohm
03/01 17:34, 16F
→
03/01 17:34, , 17F
w:h~1大概是75Ohm 這用久了就背起來了
03/01 17:34, 17F
推
03/01 23:09, , 18F
謝謝兩位，我再繼續嘗試
03/01 23:09, 18F
推
03/02 00:55, , 19F
測試了一下，在高頻的時候 Schematic 和
03/02 00:55, 19F
→
03/02 00:55, , 20F
Layout 的S11也差很多，所以...以後要以
03/02 00:55, 20F
→
03/02 00:56, , 21F
Layout的結果為主嗎？
03/02 00:56, 21F
→
03/02 00:57, , 22F
Layout的介面不能做tuning，比較麻煩
03/02 00:57, 22F
→
03/02 14:14, , 23F
這個結構到6G以上已經不是電容性了,
03/02 14:14, 23F
→
03/02 14:14, , 24F
比較高頻也沒有意義, 閉著眼睛做最
03/02 14:14, 24F
→
03/02 14:14, , 25F
後只是garbage in garbage out
03/02 14:14, 25F
推
03/02 15:08, , 26F
那...layout 的結果可以信任嗎?
03/02 15:08, 26F
推
03/02 17:07, , 27F
就是要看高頻的非電容性阿 只是要看電容
03/02 17:07, 27F
→
03/02 17:07, , 28F
的話那麼麻煩幹嘛 直接掛個理想電容上去
03/02 17:07, 28F
→
03/02 17:07, , 29F
就好了 為啥要用那個 model或layout去
03/02 17:07, 29F
→
03/02 17:07, , 30F
模擬
03/02 17:07, 30F
→
03/02 20:38, , 31F
EM在某個程度上是可以相信的, 更高頻
03/02 20:38, 31F
→
03/02 20:38, , 32F
的時候需要考慮到更細微的效應, 例如r
03/02 20:38, 32F
→
03/02 20:38, , 33F
oughness, frequency dependent diele
03/02 20:38, 33F
→
03/02 20:38, , 34F
ctric, 廠商不見得都能提供, 這時就
03/02 20:38, 34F
→
03/02 20:38, , 35F
需要靠量測做校準了. 就這個例子來說,
03/02 20:38, 35F
→
03/02 20:38, , 36F
板厚0.8mm, fr4板材做到10Ghz就很多
03/02 20:38, 36F
→
03/02 20:38, , 37F
問題了, 所以說要先想清楚要做什麼樣
03/02 20:38, 37F
→
03/02 20:38, , 38F
的應用, 再來模擬才有意義. 很多人用m
03/02 20:38, 38F
→
03/02 20:38, , 39F
omentum做40Ghz 以上的應用, 材料和
03/02 20:38, 39F
→
03/02 20:38, , 40F
邊界條件設對, 和量測結果是相去不遠
03/02 20:38, 40F
→
03/02 20:38, , 41F
的
03/02 20:38, 41F
→
03/04 00:04, , 42F
謝謝兩位
03/04 00:04, 42F
‣ 更多 ultimachen 的文章
文章代碼(AID): #1KydeBdB (comm_and_RF)
‣ 更多 ultimachen 的文章
文章代碼(AID): #1KydeBdB (comm_and_RF)