[問題] pre-sim和post-sim的結果不同
請教板上各位大大，有沒有什麼情況是我疏忽的
而導致我可能產生pre-sim和post-sim的結果不同(full-custom)
(使用T18製程)
最近在畫一個計數器的layout，DRC和LVS都過了。
pre-sim的計數是正確的，而post-sim的計數卻是錯誤的。
我嘗試各種方式去解決這個問題
以及攔截中間的信號的輸入正確與否
結果我攔截到一個經過nand2的資料有誤
攔截到的兩輸入分別為0和1(正確的)，但是輸出結果卻為0。
正確來說應該是應該是輸入為0v和3.3v，而得到的結果為0.67v(視為0)
後來我將測試的電壓改成0~5v。同樣攔截這部分的輸出變為約1.49v...
--------------------------
結果我總共設計的8bit，在高位元的第4位元出錯
我在該位元的組合邏輯電路中的nand將傳入的資料加入一個buffer後，這部分就對了。
但是最低位元第零位元卻錯了。一樣錯在幾個nand後的結果錯誤。
(最低位元只用nand和inv組合而成，inv應該立即收到資料反向，應該不太有問題)
我們原本的設計在底層到上層都有buffer約1推2~4
但是還是改好一部分對，又會出現另一部份錯。
(上面加的buffer是額外又再加的)
在想有沒有可能是我們設計上的忽略？(電子元件上的特性?)
ps.抱歉，我不是電機電子系出身的，在這方面的知識較為薄弱，
只能嘗試可能哪裡有錯改看看會不會突然對
還有我設計的整個系統已經寫好verolog code且以model sim驗證波形結果正確了
並且燒於fpga板上的資料是正確的。才依照code的邏輯function開始設計的。
請各位專業的大大給點類似經驗或是猜測的意見，讓我去嘗試修改看看。
--
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.121.197.60
→
02/02 21:10, , 1F
02/02 21:10, 1F
→
02/24 13:55, , 2F
02/24 13:55, 2F
→
02/24 13:55, , 3F
02/24 13:55, 3F
→
02/24 13:56, , 4F
02/24 13:56, 4F
→
02/24 13:56, , 5F
02/24 13:56, 5F
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 2 篇)：