Re: [問題] 請問有關cadence layout出現的問題

看板comm_and_RF作者elf326 (小小)時間17年前 (2007/01/06 15:16)推噓0(1推 1噓 1→)

留言3則, 2人參與討論串3/3 (看更多)

※ 引述《elf326 (小小)》之銘言： : ※ 引述《elf326 (小小)》之銘言： : : 在使用cadence layout的時候,做DRC通過,可是做LVC的時候卻出現錯誤.... : : 確認CDL是成功的,作LVS時該載入的檔案也沒有錯誤... : : 可是LVS結速出現的訊息卻顯示 "source could be readed code4**" 還有NO Matching之 : : 類的訊息(元件),所使用的製程是TSMC RF 0.18um製程,是使用PDK1.2版來做layout的 : : 以前做過0.35um的製程,CDL出來的netlist檔要修改,那0.18um也要嗎? : : 想請問大大有遇過類似的狀況嗎?.....謝謝^^" : 抱歉錯誤訊息是" source could not be readed code 4** " 已經解決了,原因是沒include一個資料庫進來... 通常0.18um的X,Y snap spacing是設多少....抱歉第一次畫T18 謝謝^^" -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 210.60.67.79

推

avexkeiko

01/07 12:04, , 1^F

01/07 12:04, 1^F

噓

elf326

01/07 14:52, , 2^F

01/07 14:52, 2^F

→

elf326

01/07 14:53, , 3^F

01/07 14:53, 3^F