Re: lvs/pex的一些問題
※ 引述《invalid (everlasting)》之銘言：
: ※ 引述《invalid (everlasting)》之銘言：
: → wildwolf:你是不是不會 AMS design flow 啊 ? 140.113.212.9 09/12 16:51
: AMS design flow?
: 你是說寫verilog/VHDL AMS那種嗎?
: 那種東西就跟gate-level的一些軟體差不多
重點是把 composer-schematic 當作核心，
畫完電路圖後，藉由 ADE 呼叫 hspice 模擬，
將整個設計環境綁在 Virtoso 平台上。
之後再以 block-based 方式，取代 circuit block
的 view 從 schematic 改成 PEX extracted netlist
作 post-sim. 應該問題會比較少。
其實你如果堅持要寫 hspice netlist, 那為什麼不一開始
建立 netlist 的時候用的 device name 就與 PEX 出來的用一樣就好了 ?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.212.31
討論串 (同標題文章)