Re: [討論] driver ic 有非同步設計嗎？
※ 引述《qhir (普通人的老婆)》之銘言：
: 最近面試幾家小driver ic 豬屎屋，
: 感覺面試的數位主管都對非同步設計不熟，
: 不是不知道async. FIFO 不會overflow / underflow,
: 就是不知道同步時即使data是穩定的，
: 但control signal 仍然要處理，
: 而且不能一次2-bit或2-bit以上…..
: 如果driver ic內部需要處理非同步，
: 真替那兩家公司的未來感到擔憂……
: 是那些公司主管的問題？
: 還是driver ic真的不需要處理非同步也能賺錢？
數位ic幾乎沒有非同步設計
除非妳很懶 低速邏輯用wire一直連
不過看起來你是指傳輸端
不過也很好解 因為都有crc機制
不管傳錯還是你取錯 reset完就叫對方重傳就好^^
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.136.187.167 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1681975198.A.F17.html
※ 編輯: dakkk (101.136.187.167 臺灣), 04/20/2023 15:20:37
→
04/20 23:21,
1年前
, 1F
04/20 23:21, 1F
推
04/21 01:28,
1年前
, 2F
04/21 01:28, 2F
→
04/21 01:28,
1年前
, 3F
04/21 01:28, 3F
→
04/21 01:28,
1年前
, 4F
04/21 01:28, 4F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：