[心得] 數位IC設計面試心得

看板Tech_Job作者omg999 (我愛吃肉)時間2年前 (2022/01/04 11:51)推噓24(24推 0噓 9→)

留言33則, 25人參與討論串1/1

（代PO) 手機排版傷眼請見諒近期面試了多個數位IC設計的職位常受惠於ptt 的資訊，因此決定來回饋一下以下幾乎為板上經常拿來比較的那幾間公司所問的題目 1. 設計出一個Deglitch filter，將1 cycle和2 cycle的pulse濾除，並讓3 cycle或3 cy cle以上的pulse通過(用verilog code 寫出來） 2. 用2對1 MUX，以及1跟0畫出XOR閘 3. if else/三元運算子/case所合成出來的電路有何差異 4. 說明blocking & non-blocking差異 5. 說明setup time & hold time定義，並以T_setup, T_hold, T_period, T_latency這幾個參數用不等式表示在setup/hold time中的關係 6. 為什麼要滿足setup time & hold time 7. 什麼是亞穩態（通常接續上一題） 8. 亞穩態在stable後值會stable在1或0 9. 若發生setup time & hold time violation分別該怎麼處理 10. 在CDC中如何避免亞穩態 11. 2 flip flop跟3 flip flop有什麼差別 12. 從快domain（100MHz)傳到慢domain (10MHz)該用什麼方式處理？若快domain傳送一個週期的pulse，慢domain也要是一個週期的pulse又該怎麼處理？ 13. 針對做過的案子提出問題，例如：面積還能怎麼優化、怎麼做power gating、新增fe ature後整個路徑的timing要怎麼去處理、RTL simulation環境怎麼跑、如何確認模擬結果是正確的？ 14. 針對FPGA合成提出問題，例如：合成環境、timing report check、FPGA simulation 怎麼做、硬體環境是什麼？以上的setup time & hold time 以及CDC問題基本上是每場面試必問。最後祝大家身體健康，職涯順利。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.53.138.195 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1641268306.A.9FF.html

推

bencer3283

01/04 11:55, 2年前 , 1^F

01/04 11:55, 1^F

推

csgod1325

01/04 11:56, 2年前 , 2^F

01/04 11:56, 2^F

推

leoc554

01/04 12:04, 2年前 , 3^F

01/04 12:04, 3^F