Re: [心得] Micron 面試心得

看板Tech_Job作者sendtony6 (遊民)時間3年前 (2020/06/30 00:27)推噓17(17推 0噓 5→)

留言22則, 19人參與討論串2/2 (看更多)

※ 引述《lovealgebra (calculus)》之銘言： : 由於疫情關係 : 所以是遠端語音/視訊面試(全英文) : 分成一面跟二面 : [一面](語音面試) : 一開始先請你自我介紹 : 但並沒有詢問碩論內容 : 1.問你為什麼會想投美光 : 以及是否知道美光在做什麼找工作啊做dram , 3D nand ,告聯電 : 2.畫出DRAM Schematic : 並且解釋DRAM如何運作 1T1C 的電路圖 word line 是 contorl gate ,bit line 是訊號進來的地方，cell是電容用來存訊號 : 3.請你畫出Inverter的Schematic : 以及它的Layout inverter是反向器乾我電子學都還老師了網路查一下應該都有 : 4.Sense Amplifier的基本操作問題不知要問啥... AMP.是用來感應cell 跟bit line的電位差感應到電位差後要放大成可讀取的訊號如果電位差太小就sense失敗這個bit就gg : 5.詢問是否有用C language完成任何project的經驗沒有因為林北不是電機系 : [二面](視訊面試) : 一開始先請你自我介紹，並介紹碩論內容試著回答一下我猜應該是DEG(產品工程師研發職） : 問幾個問題，並請你用電子白板作答 : 1.是否知道美光的產品? 就Dram跟3D NAND啊 : 2.畫出DRAM Schematic 1T1C 的電路圖,如果你能劃最早期的3T電路圖應該會加分這個沒甚麼人知道如果是要劃physical microstricture 那應該沒幾個知道（我懷疑可能沒半個人知道現在 dram架構是甚麼） : 並且解釋寫入及讀取方式簡單的回答網路應該都有資料如果是要詳細的時序表也應該沒多少人知道 : 3.畫出Sense Amplifier Schematic : 說明如何應用於DRAM中，並解釋其原理放大器從bit line sense cell的電位一般來說就是Vc-1/2Vdd (不考慮Cb) : 並考到，Sense Amplifier把訊號拉到0或VDD，哪個比較慢? 我認為是一樣欸有高手能回答嗎 : 4.如何降低oxide interface traps 就中間塞一層SIN啊不然就學三星做air gap : 5.如何降低DRAM Pass transistor Leakage 這問題有點怪一般在cell會leakage都是指電容漏電或是roll hamer 導致leakage 所以不知道到底想問甚麼如果是電容漏電這個是無解如果是roll hamer可以從layout上把兩個word line 拉遠一點 : 解釋何謂MOSFET junction leakage，並問如何降低最簡單的方式就是打low power IMP,(俗稱LDD)在source 跟 drain產生junction : 6.詢問是否會programming : 並請你寫出把10進位的數字轉成2進位的程式完了我不會寫程式 : (這邊主管有提到，主要是看你的思考方法) : 7.給一個Logic Diagram，並且寫出其真值表 : 假如中間的Logic Gate有delay，則輸出隨著時間會有什麼變化 : 並且詢問如何增加或降低Inverter的delay. 這題不會.... : 8.再來就是詢問有什麼興趣，遇到困難會怎麼處理這樣吃魚喝茶有困難就high light 別人 : 兩次面試都是全英文，主管人都很好 : 聽不懂也會有人幫忙解釋成中文 : 不過大部分的英文都是專有名詞居多 : 不會到完全聽不懂 : 受惠於板上各位大大的分享 : 於是也把自己面試的經驗分享給大家，僅供參考 : 謝謝各位. 吃飽太閑留著備份... -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.12.132.189 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1593448052.A.675.html ※ 編輯: sendtony6 (101.12.132.189 臺灣), 06/30/2020 00:30:47

推

HiIm5566

06/30 00:48, 3年前 , 1^F

06/30 00:48, 1^F

推

abbei

06/30 00:49, 3年前 , 2^F

06/30 00:49, 2^F

推

avgirl

06/30 01:08, 3年前 , 3^F

06/30 01:08, 3^F