[請益] 高階合成HLS 台灣的Design house有用嗎

看板Tech_Job作者 (偶而崩潰一下有助紓壓)時間8年前 (2015/07/11 17:24), 8年前編輯推噓10(10推 0噓 8→)
留言18則, 15人參與, 最新討論串1/4 (看更多)
如題 小弟因為要報PAPER 所以無意間發現這個東西 high level synthesis 高階合成 指以高階語言描述電路 並轉換為RTL Code 維基上面寫約略80年代就有開始發展 但大多都不太成功 直到最近兩三年 Xilinx 的 AutoESL's AutoPilot 這套工具算是有比較大的進展 想請問這東西的未來 因為上網了看了許多PAPER與文件 發現對於不同層級的設計者 從高階語言與硬體描述語言之間看法與實作上的歧異 高階合成的概念似乎有它的價值在 想請問各位先進這東西將來在台灣有搞頭嗎 因為聽前人所說目前電路設計依然是verilog VHDL為主 謝謝大家 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 123.205.167.56 ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1436606679.A.3E8.html
推
07/11 17:37, , 1F
目前看起來沒搞頭
07/11 17:37, 1F
推
07/11 17:43, , 2F
不懂欸 這種東西不會有版權問題嗎 路人發問？
07/11 17:43, 2F
其實opencores 裏頭已經有許多開放原始碼的IP了 將來(或者說現在) 的技術價值可能是在整合與驗證這方面? ※ 編輯: conbanwa (123.205.167.56), 07/11/2015 17:48:15
推
07/11 18:04, , 3F
不敢用 不知道它合出來與我原始想法差多少
07/11 18:04, 3F
推
07/11 18:11, , 4F
沒有 因為組合出來的電路巨大
07/11 18:11, 4F
推
07/11 18:14, , 5F
有啊 systemC to verilog 不過通常轉完要在翻修一
07/11 18:14, 5F
→
07/11 18:14, , 6F
次gate count
07/11 18:14, 6F
那請問樓上幾位大大是指目前有在業界使用的TOOL所合成出來的電路嗎? 還是更古早之前的呢? 因為目前所看到的是這一兩年已經有不錯的進展了 ※ 編輯: conbanwa (123.205.167.56), 07/11/2015 18:19:33
推
07/11 18:25, , 7F
這種東西不是已經沒啥人關住很久惹
07/11 18:25, 7F
→
07/11 19:40, , 8F
Synopsis跟Cadence都有solution, 去問他們誰有用啊
07/11 19:40, 8F
→
07/11 23:33, , 9F
想兜in-house IP的國際系統廠有在用，台廠豬屎屋很少
07/11 23:33, 9F
推
07/12 00:53, , 10F
碩班研究過，目前業界沒聽過
07/12 00:53, 10F
推
07/12 01:13, , 11F
沒搞頭...... 數位設計一定會RTL
07/12 01:13, 11F
→
07/12 03:07, , 12F
NEC的CWB看起來蠻強的，但他們用在CPU、GPU，問過講師
07/12 03:07, 12F
→
07/12 03:14, , 13F
在controller應用上HLS就沒優勢，個人感覺不如HDL
07/12 03:14, 13F
→
07/12 07:54, , 14F
感覺只是個噱頭 實際上用的人很少
07/12 07:54, 14F
推
07/12 09:36, , 15F
目前麻煩的不是寫code而是模擬和後段 等design更複雜才有
07/12 09:36, 15F
→
07/12 09:36, , 16F
機會吧
07/12 09:36, 16F
→
07/12 12:42, , 17F
cwb根本是屎 我這一年來的使用心得幹
07/12 12:42, 17F
推
07/13 00:05, , 18F
有辦法寫的又快合出來gate count又小再說
07/13 00:05, 18F
‣ 更多 conbanwa 的文章
文章代碼(AID): #1LeE3NFe (Tech_Job)
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 4 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共4篇)
‣ 更多 conbanwa 的文章
文章代碼(AID): #1LeE3NFe (Tech_Job)