[請益] 聯電offer問題
敝生有幸收到UMC的矽智財部門offer
有問主管了解一下 主要是做EDA tools的應用
主要很像是提供design house特殊需求library
用到verilog、synopsys、astro等
有看到synopsys model、verilog model等
很像是根據客戶提供的spec用EDA跑出一個最佳狀況(聽主管說還是不太懂)
很像有聽到建立cell
還有工作內容蠻常規的加班會有 不過不會太誇張
其實聽了後還不是太懂實際工作內容
有人知道嗎?
或者有人在裡面的
PS:主管人不錯 蠻親切熱情的 排版亂請見諒
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.143.62.77
※ 文章網址: http://www.ptt.cc/bbs/Tech_Job/M.1414781680.A.275.html
→
11/01 03:11, , 1F
11/01 03:11, 1F
→
11/01 03:13, , 2F
11/01 03:13, 2F
推
11/01 08:55, , 3F
11/01 08:55, 3F
推
11/01 13:42, , 4F
11/01 13:42, 4F
推
11/01 14:38, , 5F
11/01 14:38, 5F
推
11/01 15:14, , 6F
11/01 15:14, 6F
→
11/01 15:14, , 7F
11/01 15:14, 7F
噓
11/01 18:11, , 8F
11/01 18:11, 8F
→
11/01 19:00, , 9F
11/01 19:00, 9F
推
11/01 19:56, , 10F
11/01 19:56, 10F
推
11/01 20:13, , 11F
11/01 20:13, 11F
推
11/02 01:30, , 12F
11/02 01:30, 12F
推
11/02 18:42, , 13F
11/02 18:42, 13F
推
11/06 15:19, , 14F
11/06 15:19, 14F
討論串 (同標題文章)