[新聞] 愛普宣告成功實現DRAM與邏輯晶片的3D異質整合

看板Stock作者TommyHilfige (阿湯哥v(￣︶￣)y)時間2年前 (2021/08/25 21:02)推噓17(19推 2噓 8→)

留言29則, 27人參與討論串1/1

原文標題：愛普宣告成功實現DRAM與邏輯晶片的3D異質整合原文連結： https://money.udn.com/money/story/5612/5697955?from=edn_catenewest_story 發布時間：2021-08-25 11:30 原文內容：力晶集團旗下的愛普（6531）今日宣布已成功實現異質整合高頻寬記憶體（VHMTM），即 DRAM與邏輯晶片的真3D堆疊異質整合。此3D整合晶片提供了相對於高頻寬記憶體（HBM）十倍以上的高速頻寬；其搭載超過4GB的記憶體容量，更是7奈米製程邏輯晶片內存靜態隨機存取記憶體（SRAM）的最大容量的五到十倍。愛普科技提供VHMTM，包含客製化DRAM設計及DRAM與邏輯晶片整合介面之VHMTM LInK IP，力積電則是提供客製化DRAM晶圓代工製造服務，並由台積電提供邏輯製程晶圓代工及3D堆疊製造服務。此3D堆疊晶片客戶為鯨鏈科技股份有限公司，是一家專注科技創新的無晶圓廠半導體及系統方案供應商。愛普表示，半導體產業的封裝技術已從傳統的2D封裝演進到2.5D，再到真正的3D封裝技術。2.5D封裝（過去常被泛稱為3D）是將多片晶片封裝於同一塊矽中介板（Silicon Interposer）上，真正的3D封裝技術則是以垂直的連接方式將多片晶片直接立體地互相堆疊。2.5D封裝時的記憶體頻寬受限於矽中介板上可載的橫向連接之數量；3D封裝因為採用垂直連接的方式，其連接數量幾乎不會受限。愛普強調，受益於此，相較於2.5D封裝，邏輯晶片與DRAM的3D整合將可在顯著降低傳輸功耗的同時，大幅提升記憶體的頻寬。力積電指出，邏輯晶片與DRAM的3D整合是力積電在AI記憶體策略上的最新成果，這項3D技術將可為DRAM的頻寬創造前所未見的可能性，對於AI、網通及圖像處理等特別需要大量頻寬的應用，將有極大的幫助。愛普AI事業部副總經理劉景宏表示，愛普非常高興能與台積電及力積電等業界領導大廠，一同在邏輯晶片與DRAM的3D整合上密切合作，幫助客戶達到前所未有的產品效能。他進一步補充說，愛普的使命即是提供優良的記憶體解決方案，讓客戶的產品更有競爭力，創造更多商機。心得/評論：異質整合先進封裝是未來趨勢，明年看更好上次愛普發布連續兩個月營收創歷史高，結果從799被殺到5字頭這次發布利多會不會又慘遭殺爆？ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.243.91.113 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1629896540.A.ABB.html

推

cuteSquirrel

08/25 21:02, 2年前 , 1^F

08/25 21:02, 1^F

推

zac010655

08/25 21:03, 2年前 , 2^F

08/25 21:03, 2^F

→

cuteSquirrel

08/25 21:03, 2年前 , 3^F

08/25 21:03, 3^F