[問題]verilog / vhdl

看板Programming作者markchen時間18年前 (2007/10/30 13:50)推噓0(0推 0噓 0→)

留言0則, 0人參與討論串1/3 (看更多)

關於這類型的問題　可以在這裏問嗎！？不知道該在那裏問？ verilog 好像可以用modelsim模擬　但在寫入晶片的軟體是用什麼！？ -- -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 60.250.232.245

‣ 返回看板[ Programming ] 程設

‣ 更多 markchen 的文章

文章代碼(AID): #179iOI64 (Programming)

討論串 (同標題文章)

以下文章回應了本文 (最舊先)：

問題

Re: [問題]verilog / vhdl Re: verilog / vhdl

18年前, 10/30

問題

Re: [問題]verilog / vhdl Re: verilog / vhdl

18年前, 10/30

完整討論串 (本文為第 1 之 3 篇)：

排序：最新先 | 最舊先 | 留言數

問題

Re: [問題]verilog / vhdl Re: verilog / vhdl

18年前, 10/30

問題

Re: [問題]verilog / vhdl Re: verilog / vhdl

18年前, 10/30

問題

[問題]verilog / vhdl verilog / vhdl

18年前, 10/30

在新視窗開啟完整討論串 (共3篇)

‣ 返回看板[ Programming ] 程設

‣ 更多 markchen 的文章

文章代碼(AID): #179iOI64 (Programming)