Re: [問題]RIE SiO2 蝕刻問題
※ 引述《ronny61307 (小隆)》之銘言：
: 小弟魯蛇，製程實驗一直撞牆
: 想請教各位大大可否幫我看看製程實驗中間有沒有出現甚麼問題
: 我們是想要做出SiO2微結構在矽晶圓上
: 我們已有3um的SiO2氧化層在矽晶圓上
: 光阻為S1813 塗佈完厚度約2um
: 顯影完後有清楚的看到我們需要的圖案
: 但最後在打RIE時
: 機台設定:功率:100W CF4:60sccm 時間:40mins 結果:約0.2um高
: 光罩圖案最小為2um 間距最小8um
: 希望能夠用RIE吃到2um的高度，不知可不可行?
: 或是有甚麼改善的方法
: 拜託各位高手了，感激不盡!!!!!!!!!
有一種東西叫做selectivity。在一般RIE的參數中光阻跟silicon (oxide/nitride)
的選擇比不高，四十分鐘的RIE，依照你的power以及sccm,我覺得你的光阻早就都被
吃光了。
若是你的光阻無法承受40分鐘的RIE，那可行方式有兩種，
一種改用厚光阻，增加厚度到6-10um以上。另一種方式改用wet etching,
用現在的黃光，把wafer放進BOE裡面，小心控制時間，仔細推算蝕刻速率，找出最接近
2um的時間
我會先採用wet etching的方式。省錢又速度超快。只不過etch rate很難控制
以及undercut 看你能不能接受這樣
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 205.175.118.15
※ 文章網址: http://www.ptt.cc/bbs/NEMS/M.1420077673.A.CB8.html
※ 編輯: SkyLark2001 (50.159.95.220), 01/02/2015 04:42:42
推
01/05 19:53, , 1F
01/05 19:53, 1F
→
01/05 19:53, , 2F
01/05 19:53, 2F
→
01/05 19:54, , 3F
01/05 19:54, 3F
→
02/06 15:51, , 4F
02/06 15:51, 4F
→
02/06 15:53, , 5F
02/06 15:53, 5F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：