Re: [公告] 作業三的bonus

看板ICDESIGN作者 (鈍石成器)時間18年前 (2005/12/12 15:00), 編輯推噓4(4推 0噓 5→)
留言9則, 4人參與, 最新討論串2/2 (看更多)
如果老師允許,還有一條bonus: 3.精心設計cell中輸入輸出的位置: 許多人畫完一個cell之後,要串3個cell需要額外接線,花費不少心思, 但如果你的cell考慮周詳,讓你的輸入輸出位置都是精心設計的, 使得你的cell直接並排即可,讓前一個cell的輸出剛好碰到後一個cell的輸入. 且不用花費額外的routing面積,(total area = cell area x 3)(甚至是小於) 這樣可以小加兩分:) -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.17.100
→
12/12 15:35, , 1F
面積一定會少吧? 要碰到也要拉線 不然原本電路不就有突出
12/12 15:35, 1F
→
12/12 15:36, , 2F
我認為應該是原電路不需改變拉線或是配置直接一條金屬過去OK
12/12 15:36, 2F
→
12/12 17:25, , 3F
嗯嗯,就是希望這條金屬也畫在cell中,串聯時不須再配置
12/12 17:25, 3F
→
12/12 17:40, , 4F
串接理論上面積會變小,但可能有人會擺開開的再接線= =
12/12 17:40, 4F
推
12/12 22:15, , 5F
我都已經快做完了 才有這bonus 這是要我重畫的意思嗎orz
12/12 22:15, 5F
推
12/12 22:17, , 6F
第一項bonus的確只對提早做作業且認真做的人有幫助XD
12/12 22:17, 6F
推
12/12 22:19, , 7F
後兩項應該不用花太多時間吧^^"
12/12 22:19, 7F
→
12/13 09:26, , 8F
提早做的還是得重畫吧
12/13 09:26, 8F
推
12/13 11:19, , 9F
有認真做的人(已經把面積縮小)應該就不用重畫啦:P
12/13 11:19, 9F
‣ 更多 WiseWang 的文章
文章代碼(AID): #13dH_p8C (ICDESIGN)
‣ 更多 WiseWang 的文章
文章代碼(AID): #13dH_p8C (ICDESIGN)