[閒聊] DIY R2R DAC w/FPGA

看板Headphone作者 (ici la lune)時間1年前 (2022/09/29 07:53), 1年前編輯推噓20(20推 0噓 35→)
留言55則, 18人參與, 1年前最新討論串1/3 (看更多)
DAC規格有PCM跟PDM(dsd) 實作PCM目前市場多用晶片ESS/AKM/TI(BB) 是delta sigma架構 部份用FPGA實現R2R架構，但大多用分砌式來作 版上也有前輩多年前的文章討論R2R的diy 之前是diy做pcm1794 最近剛好看到schiit的Yggdrasil Less is More 有點被啟發，所以想來亂玩 參考hiro大的一系列文章， 還是很多不完全了解，但先做就對了 先上結果 https://i.imgur.com/ZEX28xm.jpeg
用TI的dac8814晶片，16bit R2R架構 但這不算是給音響用的, 官方文件應用寫Automatic Test Equipment/ Instrumentation/ Digitally-Controlled Calibration 但總之schiit都可以做了，就來玩吧 分砌式還是太搞剛，先用R2R的晶片先頂著 DAC8814輸入訊號的規格並不是i2s， 而一般分砌式的R2R看到都用FPGA來傳訊號 所以花了時間來複習FPGA， 找了一個開源的lattice平台, 接著就是繼續花時間來寫程式 將i2s轉成正確可以對應DAC8814電平表示的spi格式 跳過程式功力差痛苦debug階段， 然後上Elna交聯電容 10uf。 總之！終於有正常的聲音！ 聽感上 跟之前做的pcm1794(mono mono, 192Khz)相比 也許是腦補(ikea效應)， 真的就是覺得聲音更自然寬鬆，音場再大一點 但只有先測試基本R2R 48Khz 後續再來測試升頻192Khz或差動之類的 換歌曲也還偶爾會有小爆音要改 如果真有機會超想來聽聽高級分砌式R2R的DAC 另一個想做的是DSD架構 或是Mola Mola Tambaqui DAC架構 Just for fun. 感謝收看 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.135.220.116 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Headphone/M.1664409198.A.E45.html ※ 編輯: iitze (220.135.220.116 臺灣), 09/29/2022 07:55:42
推
09/29 08:09, 1年前 , 1F
推DIY。淘寶崛起後，臺灣的DIY套件幾乎倒光光。
09/29 08:09, 1F
推
09/29 08:17, 1年前 , 2F
推推推
09/29 08:17, 2F
推
09/29 08:42, 1年前 , 3F
推diy 太強了
09/29 08:42, 3F
推
09/29 09:01, 1年前 , 4F
推 DIY
09/29 09:01, 4F
推
09/29 09:02, 1年前 , 5F
好扯，自己寫FPGA,可以請教嗎XD
09/29 09:02, 5F
可以喔 ※ 編輯: iitze (220.135.220.116 臺灣), 09/29/2022 09:11:26
推
09/29 09:12, 1年前 , 6F
可以試試github上的這個"max 2 audio dac"
09/29 09:12, 6F
推
09/29 09:15, 1年前 , 7F
DSD最近剛跟團玩了DSC2.5.2, 先不論好壞，聲音真的不太一
09/29 09:15, 7F
→
09/29 09:15, 1年前 , 8F
樣
09/29 09:15, 8F
→
09/29 09:29, 1年前 , 9F
我也是看到很有興趣，不過我是窮人自己洗板買料件，等過陣
09/29 09:29, 9F
→
09/29 09:29, 1年前 , 10F
子集貨完再來焊，也已開始研究程式來PCM轉DSD想用FPGA做
09/29 09:29, 10F
推
09/29 10:58, 1年前 , 11F
如果把r2r的 +v 與 -v，用Fully OPA分開的話，準備兩個8bit
09/29 10:58, 11F
→
09/29 10:59, 1年前 , 12F
的r2r ladder（0.1%） 可以輕易的弄到16bits
09/29 10:59, 12F
→
09/29 11:00, 1年前 , 13F
如果能做 V+ V+/2 -V/2 -V(用vol referenc) 則能做到32bits
09/29 11:00, 13F
我參考hiro 大說的電阻精準度會不太容易克服msb, sonnet 是有拼出24bit，但我還學識不 夠不知怎麼處理，我再學學 ※ 編輯: iitze (220.135.220.116 臺灣), 09/29/2022 11:08:03
→
09/29 11:44, 1年前 , 14F
我上面說的那個方法 就是克服電阻精度的其中一個方式XD
09/29 11:44, 14F
→
09/29 11:46, 1年前 , 15F
+5對-5的時候 如果0.1％的電阻 可以做到9bit dynamic range
09/29 11:46, 15F
→
09/29 11:46, 1年前 , 16F
就是[+5-(-5)]/2^9
09/29 11:46, 16F
→
09/29 11:47, 1年前 , 17F
但是今天把電路分成兩塊 +5到0用9bit D/A -5到0也用9bitD/A
09/29 11:47, 17F
→
09/29 11:48, 1年前 , 18F
最後再用加法器把兩塊加起來 這樣dynamic就提昇兩倍了
09/29 11:48, 18F
→
09/29 11:48, 1年前 , 19F
類似的方法 可以把他分成4塊 +5 +2.5 -2.5 -5 這樣
09/29 11:48, 19F
→
09/29 11:49, 1年前 , 20F
這樣理論上就能用0.1%精度的電阻 做到36bit
09/29 11:49, 20F
→
09/29 11:50, 1年前 , 21F
但是FDA跟voltage reference 還有op的精度 又是另一挑戰了
09/29 11:50, 21F
來找資料研究
→
09/29 12:02, 1年前 , 22F
可以跟樓主下訂嗎?XD
09/29 12:02, 22F
土砲好玩而已，賣產品還差很遠。謝謝你的肯定
推
09/29 12:06, 1年前 , 23F
推 超強
09/29 12:06, 23F
推
09/29 12:42, 1年前 , 24F
真是有趣
09/29 12:42, 24F
※ 編輯: iitze (220.135.220.116 臺灣), 09/29/2022 17:45:25
推
09/29 19:35, 1年前 , 25F
讚喔
09/29 19:35, 25F
推
09/29 20:40, 1年前 , 26F
喔喔好厲害，我之前也想搞，但我不會 dsp 就打消了念頭
09/29 20:40, 26F
→
09/29 20:42, 1年前 , 27F
有玩過 fpga 不過做的是 RISC-V SoC，dsp 從理論就不會
09/29 20:42, 27F
→
09/29 20:45, 1年前 , 28F
除非要工業用DAC不然用 FPGA 不搞 dsp 好像沒什麼意思
09/29 20:45, 28F
推
09/29 20:45, 1年前 , 29F
我是做analog ic的，還沒玩過fpga
09/29 20:45, 29F
→
09/29 20:46, 1年前 , 30F
但聽我雙棲的朋友，覺得FPGA容易上手多了
09/29 20:46, 30F
推
09/29 20:52, 1年前 , 31F
不過FPGA現在的用途太廣泛了 DSP其實其中一環XD
09/29 20:52, 31F
→
09/29 20:53, 1年前 , 32F
市場最大的 應該還是在tranceiver那塊 再來就是IC Design
09/29 20:53, 32F
→
09/29 20:54, 1年前 , 33F
的驗證 現在結合Arm在裡面的 功能又更強大了
09/29 20:54, 33F
→
09/29 20:54, 1年前 , 34F
以前要像電腦那樣搞TCP/IP的傳輸很麻煩 現在SoC化直接包在
09/29 20:54, 34F
→
09/29 20:54, 1年前 , 35F
linux裡面 BSP的彈性也很大
09/29 20:54, 35F
推
09/29 20:55, 1年前 , 36F
FPGA 現在最主要的用途就是驗證電路吧
09/29 20:55, 36F
→
09/29 20:56, 1年前 , 37F
不過我也不懂，我只是個資工系統仔
09/29 20:56, 37F
→
09/29 20:57, 1年前 , 38F
太久沒玩FPGA，的確如d大所說，現在FPGA有趣可玩的東西變
09/29 20:57, 38F
→
09/29 20:57, 1年前 , 39F
很多而且便宜很多，剛好這次機會重新學習一下
09/29 20:57, 39F
→
09/29 20:58, 1年前 , 40F
我對 FPGA 的印象就是，寫 Code 然後要合成很久，不過跟
09/29 20:58, 40F
→
09/29 20:58, 1年前 , 41F
實際去印一顆 IC 來測試比起來快多了
09/29 20:58, 41F
→
09/29 20:58, 1年前 , 42F
還有 probe 的功能很方便
09/29 20:58, 42F
→
09/29 21:10, 1年前 , 43F
FPGA要編譯很久 就是Constrain給的不夠多XD 這個蠻吃經驗
09/29 21:10, 43F
→
09/29 21:11, 1年前 , 44F
不過現在入門的Zynq開發版都是200$ 對面的Intel開發資源
09/29 21:11, 44F
→
09/29 21:11, 1年前 , 45F
又是一攤死水 雖然這陣子樹梅派也漲了不少....
09/29 21:11, 45F
→
09/29 21:15, 1年前 , 46F
雖然7系列的zynq只有32位元的CortexA9 但很多時候已經足夠
09/29 21:15, 46F
→
09/29 21:15, 1年前 , 47F
自己也是建議從7系列這顆開始玩
09/29 21:15, 47F
推
09/29 21:18, 1年前 , 48F
analog ic入手難度也很高呀，也是要驗很久，電子學底子要
09/29 21:18, 48F
→
09/29 21:18, 1年前 , 49F
很夠，才能抓鬼，前面規格沒做好，後面整盤去了了
09/29 21:18, 49F
→
09/29 21:19, 1年前 , 50F
而且一定得找fab下線，沒辦法在家自己做來玩
09/29 21:19, 50F
→
09/29 21:21, 1年前 , 51F
我就是對資工與通訊毫無興趣才選這個
09/29 21:21, 51F
推
09/29 21:47, 1年前 , 52F
analog神
09/29 21:47, 52F
推
09/29 21:55, 1年前 , 53F
帥
09/29 21:55, 53F
類比很難啊，我其實也不太懂，繼續學習，數位還比較懂，這次實驗FPGA有得到很多新知識 ，覺得想做的東西就更多了，已知用火 ※ 編輯: iitze (220.135.220.116 臺灣), 09/30/2022 04:33:08
推
09/30 16:36, 1年前 , 54F
真厲害
09/30 16:36, 54F
推
10/01 22:34, 1年前 , 55F
狂
10/01 22:34, 55F
‣ 更多 iitze 的文章
文章代碼(AID): #1ZDDvkv5 (Headphone)
‣ 更多 iitze 的文章
文章代碼(AID): #1ZDDvkv5 (Headphone)