看板 [ Grad-ProbAsk ]
討論串[理工] [計組]-memory
共 6 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
2
下一頁
尾頁
#1
[理工] [計組]-memory
推噓2(2推 0噓 1→)留言3則，0人參與, 最新作者ftpui (rei)時間15年前 (2009/08/19 16:49), 編輯資訊
0
0
0
內容預覽:
想請問一個問題. 就是說在cache 中有miss penalty. 我去看書上他的定義. miss penalty＝access time of lower+block transfer time. 想問說那個access time of lower這個時間是不是在說cpu 從main memor
#2
[理工] [計組]-memory
推噓3(3推 0噓 3→)留言6則，0人參與, 最新作者ftpui (rei)時間15年前 (2009/08/27 16:51), 編輯資訊
0
0
0
內容預覽:
想請問一個問題. 就是virtual address cache中的alaising. 我在想這問題發生在同樣的一份資料 有兩個不一樣的virtual address. 如果cpu執行p1 存取到這份資料 之後假設又有p2也要存取這份資料. 就會發生錯誤 這問題就是所謂的alaising嘛. 謝謝.
#3
[理工] [計組]-memory
推噓1(1推 0噓 7→)留言8則，0人參與, 最新作者MerrickJiang (越來越孤僻...囧)時間14年前 (2009/10/03 00:53), 編輯資訊
0
0
0
內容預覽:
課本7-1後面check那裏. 有一段如下. on the read , the value returned depends on which blocks are in the cache. 解答這題是給false. 但是我不知道是哪裡錯. CPU要資料不是都會從cache的block抓嗎?.
#4
[理工] [計組]-memory
推噓8(8推 0噓 1→)留言9則，0人參與, 最新作者luckyburgess (心安即自在)時間14年前 (2010/02/10 23:53), 編輯資訊
0
0
0
內容預覽:
想請問下面這題 :. Consider a logical-address of 2048 words each,mapped onto a physical. memory of 64 frames. Please answer the following questions assuming.
(還有394個字)
#5
[理工] [計組]-memory
推噓2(2推 0噓 1→)留言3則，0人參與, 最新作者ray02825 (麵包)時間14年前 (2010/02/23 22:38), 編輯資訊
0
0
0
內容預覽:
Assume a memory system that supports interleaving either four. reads or four writes. Given the following memory addresses in order. as they appear on
(還有207個字)
首頁
上一頁
1
2
下一頁
尾頁