Re: [理工] 107 交大計組 (4)

看板Grad-ProbAsk作者kyuudonut (善良老百姓)時間6年前 (2019/01/16 14:07)推噓2(2推 0噓 4→)

留言6則, 2人參與討論串2/2 (看更多)

推

b10007034

01/16 12:52,

01/16 12:52

→

b10007034

01/16 12:53,

01/16 12:53

→

b10007034

01/16 12:56,

01/16 12:56

→

b10007034

01/16 13:01,

01/16 13:01

→

b10007034

01/16 13:01,

01/16 13:01

→

b10007034

01/16 13:02,

01/16 13:02

推

b10007034

01/16 13:06,

01/16 13:06

→

b10007034

01/16 13:06,

01/16 13:06

You got it. 現實情況就是這樣。但這會牽扯到 ISA 是如何設計的。 "通常" RISC-style 的 ISA 會盡量避免牽扯到 micro-architecture 相關的指令，因為 TLB 主要是 micro-architecture level 的最佳化，會讓整個 ISA 不夠簡潔。但 Intel 就會有 TLB 相關的指令，例如 flush, invalidate, ...

→

b10007034

01/16 13:08,

01/16 13:08

→

b10007034

01/16 13:09,

01/16 13:09

→ b10007034: TLB也是HW+OS(參照算盤) *[m 01/16 13:09 這倒不一定，Cache 的部分還會有 prefetch 相關的指令可以用

→

b10007034

01/16 13:15,

01/16 13:15

→

b10007034

01/16 13:17,

01/16 13:17

-- ◢ ◣ ▁▂█▂▁◢茄你老木！ ◥ ▁▂▁ 你這個茄子 ◤◥◤◥ 你有得茄嗎？ ◢█ ◆ █◣ 【茄~】 ◣ ◤ ˋ ˊ ◥ 你有得茄嗎？◢ ◤ ◥◥◤◤ ◥ ◤ ◤ ㄧ ◣ ◤ (因為很重要 ▉ ⊙ ⊙ ▏ … ▍ 所以說兩次)▉ △ ◢ ▏ ◣ ◤◤ ◣ ◤◢ ψJeans1020 ◢ ◣ ▁▂█▂▁◢茄你老木！ ◥ ▁▂▁ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.16.173 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1547618826.A.7CD.html

推

b10007034

01/16 14:32, 6年前 , 1^F

01/16 14:32, 1^F

→

b10007034

01/16 14:36, 6年前 , 2^F

01/16 14:36, 2^F

→

b10007034

01/16 14:37, 6年前 , 3^F

01/16 14:37, 3^F